特許
J-GLOBAL ID:201503017529659906
半導体装置およびその製造方法
発明者:
出願人/特許権者:
代理人 (7件):
稲葉 良幸
, 大貫 敏史
, 深見 久郎
, 森田 俊雄
, 仲村 義平
, 堀井 豊
, 荒川 伸夫
公報種別:特許公報
出願番号(国際出願番号):特願2012-151532
公開番号(公開出願番号):特開2012-231163
特許番号:特許第5657612号
出願日: 2012年07月05日
公開日(公表日): 2012年11月22日
請求項(抜粋):
【請求項1】 半導体基板内に形成されたビットラインと、
前記ビットライン上に前記ビットラインの長手方向に連続して設けられた第1の絶縁膜ラインと、
半導体基板上で前記第1の絶縁膜ライン間に設けられた第2の絶縁膜であって、その第2の絶縁膜の頂面は前記ビットライン上に設けられ、
前記ビットライン間の前記半導体基板上に設けられたゲート電極と、
前記ゲート電極上に接して設けられ、前記ビットラインの幅方向に延在したワードラインと、
前記ワード線、前記第1の絶縁膜ラインおよび第2の絶縁膜上に設けられ、該第2の絶縁膜とは異なる第3の絶縁膜と、
前記ビットライン間であり前記ワードライン間の前記半導体基板に形成されたトレンチ部と、を具備し、
前記第1の絶縁膜ラインの幅方向側面は、前記半導体基板の表面に対し、概垂直であり、
前記第1の絶縁膜ライン及び前記第3の絶縁膜は、酸化シリコン膜であり、前記第3の絶縁膜は、窒化シリコン膜である、半導体装置。
IPC (6件):
H01L 21/8247 ( 200 6.01)
, H01L 27/115 ( 200 6.01)
, H01L 21/336 ( 200 6.01)
, H01L 29/788 ( 200 6.01)
, H01L 29/792 ( 200 6.01)
, H01L 21/76 ( 200 6.01)
FI (4件):
H01L 27/10 434
, H01L 29/78 371
, H01L 21/76 L
, H01L 21/76 S
引用特許:
出願人引用 (3件)
審査官引用 (5件)
-
不揮発性半導体記憶装置の製造方法
公報種別:公開公報
出願番号:特願平4-032760
出願人:ソニー株式会社
-
特開昭63-170969
-
特開昭63-170969
全件表示
前のページに戻る