特許
J-GLOBAL ID:201503017619457548
PLL回路、PLL回路の制御方法、及びデジタル回路
発明者:
,
出願人/特許権者:
代理人 (2件):
伊東 忠彦
, 山口 昭則
公報種別:特許公報
出願番号(国際出願番号):特願2012-062895
公開番号(公開出願番号):特開2013-197898
特許番号:特許第5783098号
出願日: 2012年03月19日
公開日(公表日): 2013年09月30日
請求項(抜粋):
【請求項1】 デジタルPLL回路と、
アナログPLL回路と
を含み、前記デジタルPLL回路は、
リファレンスクロックと第1のフィードバッククロックとの第1の位相差を検出する第1のデジタル位相検出器と、
前記検出された第1の位相差に応じて発振周波数が変化するデジタル発振信号を前記第1のフィードバッククロックとして生成する位相アキュムレータと
を含み、前記アナログPLL回路は、
前記位相アキュムレータの生成する前記デジタル発振信号と第2のフィードバッククロックとの第2の位相差を検出する第2のデジタル位相検出器と、
前記検出された第2の位相差に応じて変化する電圧値を入力として、前記電圧値に応じた周波数で発振する前記第2のフィードバッククロックを生成する電圧制御発振器と
を含むことを特徴とするPLL回路。
IPC (1件):
FI (1件):
引用特許: