半導体装置

発明者： ,
出願人/特許権者：
代理人 (4件)：鷲頭光宏 , 緒方和文 , 黒瀬泰之 , 三谷拓也
公報種別：公開公報
出願番号（国際出願番号）：特願2013-130128
公開番号（公開出願番号）：特開2015-005626
出願日： 2013年06月21日
公開日（公表日）： 2015年01月08日
要約：

【課題】貫通電極設置領域(又はバンプ電極設置領域)と内部回路との間に配置される回路の面積利用効率を向上し、半導体装置の小型化を実現する。【解決手段】半導体装置は、半導体基板の上に3×3のマトリクス状に配置された9つの表面マイクロバンプMFB1〜MFB9と、半導体基板に形成された第1及び第2の拡散層を含むトランジスタ621と、半導体基板の上に配置された電源配線81とを備え、第1の拡散層は表面マイクロバンプMFB1に接続され、第2の拡散層は電源配線81に接続され、トランジスタ621は、X方向の一端に位置する表面マイクロバンプMFB4〜MFB6とX方向の他端に位置する表面マイクロバンプMFB7〜MFB9との間の領域に配置される。【選択図】図7

請求項（抜粋）：

半導体基板と、前記半導体基板の上に形成され、第1の方向に沿って第1のピッチで配置された第1乃至第3のバンプ電極と、前記半導体基板の上に形成され、前記第1の方向に沿って前記第1のピッチで配置された第4乃至第6のバンプ電極と、前記半導体基板の上に形成され、前記第1の方向に沿って前記第1のピッチで配置された第7乃至第9のバンプ電極と、それぞれ前記半導体基板に形成された第1及び第2の拡散層を含む第1のトランジスタと、前記半導体基板の上に配置された第1の電源線とを備え、前記第1、第4、第7のバンプ電極は、前記第1の方向に交差する第2の方向に沿って、前記第1のバンプ電極が前記第4及び第7のバンプ電極の間に位置するよう第2のピッチで配置され、前記第2、第5、第8のバンプ電極は、前記第2の方向に沿って、前記第2のバンプ電極が前記第5及び第8のバンプ電極の間に位置するよう前記第2のピッチで配置され、前記第3、第6、第9のバンプ電極は、前記第2の方向に沿って、前記第3のバンプ電極が前記第6及び第9のバンプ電極の間に位置するよう前記第2のピッチで配置され、前記第1の拡散層は前記第1のバンプ電極に接続され、前記第2の拡散層は前記第1の電源線に接続され、前記第1のトランジスタは、前記第4乃至第6のバンプ電極と前記第7乃至第9のバンプ電極との間の領域に配置されることを特徴とする半導体装置。

IPC (7件)：

H01L 21/822 , H01L 27/04 , H01L 21/60 , H01L 21/320 , H01L 21/768 , H01L 23/522 , H01L 27/10

FI (6件)：

H01L27/04 E , H01L21/92 601 , H01L21/88 J , H01L21/88 T , H01L27/10 495 , H01L27/04 H

Fターム (23件)：

5F033MM30 , 5F033VV04 , 5F033VV05 , 5F033VV07 , 5F033VV16 , 5F033XX03 , 5F038BE07 , 5F038BH07 , 5F038BH13 , 5F038CA02 , 5F038CA10 , 5F038DF05 , 5F038EZ20 , 5F083AD00 , 5F083GA10 , 5F083GA14 , 5F083LA07 , 5F083LA29 , 5F083MA06 , 5F083MA16 , 5F083ZA23 , 5F083ZA29 , 5F083ZA30

前のページに戻る