特許
J-GLOBAL ID：201503018959151202
制御装置、解析装置、解析方法、および解析プログラム
発明者：
,
出願人/特許権者：
代理人 (1件)：
酒井 昭徳
公報種別：特許公報
出願番号（国際出願番号）：特願2013-556102
特許番号：特許第5811194号
出願日： 2012年01月30日
請求項（抜粋）：
【請求項1】 複数のCPUによって共有される共有メモリに記憶された情報または前記共有メモリに格納される情報を一時的に記憶するメモリを前記複数のCPUの各々が有する場合に、前記メモリごとに対応するCPUから前記メモリへのアクセスを制御する制御装置であって、
参照要求がない前記共有メモリの領域を指定する更新要求を示す情報と、前記参照要求がある前記共有メモリの領域を指定する更新要求を示す情報と、が区別されたプログラムを実行中のCPUから更新要求を受け付ける受付部と、
前記受付部により前記参照要求がない前記共有メモリの領域を指定する更新要求が受け付けられた場合には、前記参照要求がない前記更新要求により指定された前記共有メモリの指定領域に記憶された情報または格納される情報についての前記実行中のCPUが有するメモリの記憶状態を、前記複数のCPUのうちの前記実行中のCPU以外のCPUが有するメモリの記憶状態と一致させるスヌープ処理を行わず、さらに、前記参照要求がない前記更新要求により指定された前記共有メモリの指定領域に記憶された情報が、前記実行中のCPUが有するメモリに格納されていないと、前記共有メモリから前記指定領域に記憶された情報を取得し、前記参照要求がない前記更新要求により指定された前記共有メモリの指定領域に記憶された情報が、前記実行中のCPUが有するメモリに格納されていると、前記共有メモリから前記指定領域に記憶された情報を取得しない取得部と、
前記参照要求がない前記更新要求により指定された前記共有メモリの指定領域に記憶された情報が、前記実行中のCPUが有するメモリに格納されていない場合、前記取得部によって取得された前記情報を前記実行中のCPUが有するメモリに格納した後に、前記参照要求がない前記更新要求に指定された情報を前記実行中のCPUが有するメモリに格納し、前記参照要求がない前記更新要求により指定された前記共有メモリの指定領域に記憶された情報が、前記実行中のCPUが有するメモリに格納されている場合、前記参照要求がない前記更新要求に指定された情報を前記実行中のCPUが有するメモリに格納する格納部と、
を有することを特徴とする制御装置。
IPC (2件)：
G06F 12/08 ( 200 6.01)
, G06F 15/167 ( 200 6.01)
G06F 12/08 531 B
, G06F 15/167 610 A
