特許

J-GLOBAL ID：201503019311472300

表示装置、表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法

発明者： 佐藤 栄一 ,  河内 玄士朗 ,  川島 孝啓
出願人/特許権者： パナソニック株式会社
代理人 (2件)： 徳田 佳昭 ,  藤井 兼太郎
公報種別：再公表公報
出願番号（国際出願番号）：JP2012001587
公開番号（公開出願番号）：WO2012-172714
出願日： 2012年03月08日
公開日（公表日）： 2012年12月20日
要約：

表示装置に用いられる薄膜トランジスタは、絶縁性の支持基板上に形成されたゲート電極と、ゲート電極を覆うように支持基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された第1半導体層及び第2半導体層からなる半導体層と、半導体層上に形成されたオーミックコンタクト層と、オーミックコンタクト層上に互いに離間するように形成されたソース電極及びドレイン電極とを備え、かつ半導体層のチャネル形成領域上にSOG(Spin on Glass)からなるエッチングストッパーを設けている。

請求項（抜粋）：

表示素子と前記表示素子の発光を制御する薄膜トランジスタとを備えた表示装置であって、 前記薄膜トランジスタは、 絶縁性の基板上に形成されたゲート電極と、 前記ゲート電極を覆うように前記基板上に形成されたゲート絶縁膜と、 前記ゲート絶縁膜上に形成された半導体層と、 前記半導体層上に形成されたオーミックコンタクト層と、 前記オーミックコンタクト層上に互いに離間するように形成されたソース電極及びドレイン電極と を備え、 かつ前記半導体層のチャネル形成領域上にSOG(Spin on Glass)からなるエッチングストッパーを設けている表示装置。

IPC (3件)：

H01L 21/336 ,  H01L 29/786 ,  H01L 51/50

FI (2件)：

H01L29/78 619A ,  H05B33/14 A

Fターム (38件)：

3K107AA01 ,  3K107BB01 ,  3K107CC11 ,  3K107CC45 ,  3K107EE03 ,  5F110AA06 ,  5F110BB01 ,  5F110CC07 ,  5F110DD02 ,  5F110EE04 ,  5F110EE44 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF29 ,  5F110FF30 ,  5F110GG02 ,  5F110GG13 ,  5F110GG15 ,  5F110GG19 ,  5F110GG24 ,  5F110GG44 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK09 ,  5F110HK16 ,  5F110HK21 ,  5F110HK22 ,  5F110HK25 ,  5F110HK33 ,  5F110HK35 ,  5F110NN14 ,  5F110NN16 ,  5F110NN22 ,  5F110NN33 ,  5F110NN73 ,  5F110PP01