特許
J-GLOBAL ID：201503019990976487
二重化共有メモリアクセス方法と二重化共有メモリアクセス方法を用いたストレージ装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
特許業務法人第一国際特許事務所
公報種別：公表公報
出願番号（国際出願番号）：特願2014-524174
公開番号（公開出願番号）：特表2015-501957
出願日： 2012年03月23日
公開日（公表日）： 2015年01月19日
要約：
【課題】 従来のストレージ装置において、共有メモリは、冗長化された2個のプロセッサの主記憶に二重化される。二重化共有メモリ間で書き込み順序の一致が保証されない場合、プロセッサは、二重化共有メモリの一方のみを読み出すことにより、読み出すデータの書き込み順序を2個のプロセッサ間で一致させる必要がある。その結果、共有メモリ読み出しの際、一方のプロセッサが他方のプロセッサの主記憶を読み出す必要があり、各プロセッサがそれぞれの主記憶を読み出す場合に比べてオーバーヘッドが大きくなる。【解決手段】 本発明のストレージ装置は、非透過性ブリッジを応用したパケット方向転換手段により、プロセッサから主記憶への書き込みに対してもPCI Expressマルチキャストを適用可能とし、共有メモリへの書き込み順序を二重化したメモリ間で一致させる。その結果、各プロセッサの各主記憶アクセスにより共有メモリを高速に読み出すことができる。【選択図】図26
請求項（抜粋）：
ストレージコントローラを備えるストレージ装置であって、
前記ストレージコントローラは、
第1のプロセッサと、
前記第1のプロセッサに接続された第1のメモリと、
前記第1のプロセッサに接続され、第1のマルチキャスト機能と第1の非透過性ブリッジを備える第1のスイッチと、
第2のプロセッサと、
前記第2のプロセッサに接続された第2のメモリと、
前記第2のプロセッサに接続され、第2の非透過性ブリッジを備える第2のスイッチと、
を備え、
前記第1の非透過性ブリッジと前記第2の非透過性ブリッジは第1のリンクで接続され、
前記第1のメモリと前記第2のメモリ内にユーザデータを格納するキャッシュメモリと制御情報を格納する二重化共有メモリが構成され、
前記ストレージコントローラは、更に前記第1のスイッチに接続された第1のパケット方向転換手段を備え、
前記第1のスイッチでは、前記第1のプロセッサと前記第1の非透過性ブリッジとが第1のマルチキャストグループに設定され、
前記第1のパケット方向転換手段は、受信したパケットを、受信した順番で前記第1のマルチキャストグループのアドレスへ転送し、
前記第1のプロセッサは、パケットを前記第1のパケット方向転換手段に送信することにより前記二重化共有メモリへの書き込みを実行する、ことを特徴とするストレージ装置。
IPC (3件)：
G06F 3/06
, G06F 13/10
, G06F 13/12
G06F3/06 301G
, G06F3/06 304E
, G06F13/10 340A
, G06F13/12 340A
