特許
J-GLOBAL ID：201503020096011649
ミドルストレータム演算の並列計算による計算の処理速度を上げるための方法及び装置(ユニバーサルマルチファンクションアクセラレータ)
発明者：
出願人/特許権者：
代理人 (1件)：
藤田 和子
公報種別：公表公報
出願番号（国際出願番号）：特願2015-512196
公開番号（公開出願番号）：特表2015-520450
出願日： 2013年05月07日
公開日（公表日）： 2015年07月16日
要約：
本発明は、与えられたアプリケーションの多くのアルゴリズムで一般的であり、かつ大部分がコンピュータ的に費用の掛かる演算を含む中間演算の並列計算を可能にする方法及び装置を構成する。本方法は、予め定義されたアプリケーションのために適切な中間レベルファンクションのセットを設計すること、プロセッサから中間レベル演算に対応する命令を取得すること、オペランド及び結果のアドレスを計算すること、複数の中間レベル演算に含まれる計算を実行することを含む。例示的な実施形態では、装置は、複数のオペランド及び結果のアドレスを計算するローカルアドレスジェネレータと、中間レベル演算の並列計算を実行するプログラマブルコンピュテーショナルユニットと、複数のブロックに構造化されるローカルメモリにインターフェース接続されるローカルメモリインターフェースと、からなる。ローカルアドレスジェネレータ及びプログラマブルコンピュテーショナルユニットは、大規模な計算を必要とする任意の分野をカバーするように構成可能である。【選択図】図5
請求項（抜粋）：
複数のアプリケーションの処理速度を上げるためのミドルストレータム演算の並列計算を可能にする方法であって、
予め定義されたアプリケーションのための数学演算及び論理演算の組み込合わせを含むミドルストレータム演算のセットを設計するステップと、
実行されるミドルストレータム演算の予め定義されたタイプに基づく演算コードと、
複数のオペランドの初期アドレス及び複数の結果のデスティネーションの初期アドレスと、
複数のコンフィグレーションパラメータと、を含む複数の命令を設計するステップと、
ホストプロセッサから複数の設計された命令を取得するステップと、
前記複数の設計された命令に組み込まれた前記オペランドの初期アドレスに基づく前記複数のオペランドのアドレスを決定するステップと、
決定されたアドレスに基づいて前記複数のオペランドを取得するステップと、
前記複数の設計された命令に組み込まれた情報に基づいて前記ミドルストレータム演算により特定される複数の演算を実行するステップと、
前記複数の設計された命令に組み込まれた結果の初期デスティネーションアドレスに基づいて複数の結果のデスティネーションアドレスを決定するステップと、
前記結果を複数のデスティネーションアドレスロケーションへ転送するステップと、を備える方法。
IPC (2件)：
FI (2件)：
G06F9/38 370C
, G06F15/80
審査官引用 (2件)
-
数値計算ソフトウェアで“ラクラク”システム開発
-
SIMD型プロセッサMXコアにおけるPE間データ通信の高度化
前のページに戻る
