特許
J-GLOBAL ID：201503020646655238
全波整流回路
発明者：
,
出願人/特許権者：
代理人 (4件)：
青木 篤
, 鶴田 準一
, 伊坪 公一
, 河野 努
公報種別：公開公報
出願番号（国際出願番号）：特願2013-251509
公開番号（公開出願番号）：特開2015-109753
出願日： 2013年12月04日
公開日（公表日）： 2015年06月11日
要約：
【課題】入力交流電圧の位相を瞬間的に反転させる電圧が印加されても故障しない全波整流回路を提供する。【解決手段】全波整流回路1は、交流電源2の第1の端子の電位が第2の端子の電位よりも高い場合に電力供給する第1及び第2のスイッチング素子11-1、11-2と、第2の端子の電位が第1の端子の電位よりも高い場合に電力供給する第3及び第4のスイッチング素子11-3、11-4と、第1の端子と第2の端子間の電圧が低いと各スイッチング素子をオフにする二つの制御回路13-1、13-2を有する。各スイッチング素子は、制御回路がオンからオフに切り替えることを指示してからオンからオフに変わるのに要する時間よりも制御回路がオフからオンに切り替えることを指示してからオフからオンに変わるのに要する時間の方が長い。【選択図】図1
請求項（抜粋）：
第1の端子と第2の端子とを有する交流電源の前記第1の端子と正極側出力端子の間に接続され、前記第1の端子の電位が前記第2の端子の電位よりも高い場合において、オンとなっている期間中に前記第1の端子から前記正極側出力端子へ電流を流す第1のスイッチング素子と、
前記交流電源の前記第2の端子と負極側出力端子の間に接続され、前記第1の端子の電位が前記第2の端子の電位よりも高い場合において、オンとなっている期間中に前記負極側出力端子から前記第2の端子へ電流を流す第2のスイッチング素子と、
前記交流電源の前記第2の端子と前記正極側出力端子の間に接続され、前記第2の端子の電位が前記第1の端子の電位よりも高い場合において、オンとなっている期間中に前記第2の端子から前記正極側出力端子へ電流を流す第3のスイッチング素子と、
前記交流電源の前記第1の端子と前記負極側出力端子の間に接続され、前記第2の端子の電位が前記第1の端子の電位よりも高い場合において、オンとなっている期間中に前記負極側出力端子から前記第1の端子へ電流を流す第4のスイッチング素子と、
前記第1の端子と前記第1のスイッチング素子のスイッチング端子及び前記第2のスイッチング素子のスイッチング端子間に接続され、前記第1の端子の電位が前記第2の端子の電位よりも高く、かつ、前記第1の端子と前記第2の端子間の電圧が第1の閾値以上となる場合に前記第1及び第2のスイッチング素子をオンにし、一方、前記第1の端子と前記第2の端子間の電圧が前記第1の閾値未満となる場合に前記第1及び第2のスイッチング素子をオフにする第1の制御回路と、
前記第2の端子と前記第3のスイッチング素子のスイッチング端子及び前記第4のスイッチング素子のスイッチング端子間に接続され、前記第2の端子の電位が前記第1の端子の電位よりも高く、かつ、前記第2の端子と前記第1の端子間の電圧が第2の閾値以上となる場合に前記第3及び第4のスイッチング素子をオンにし、一方、前記第2の端子と前記第1の端子間の電圧が前記第2の閾値未満となる場合に前記第3及び第4のスイッチング素子をオフにする第2の制御回路と、
を有し、
前記第1または第2の制御回路がオンからオフに切り替えることを指示してから前記第1、第2、第3及び第4のスイッチング素子がオンからオフに変化するのに要する時間よりも、前記第1または第2の制御回路がオフからオンに切り替えることを指示してから前記第1、第2、第3及び第4のスイッチング素子がオフからオンに変化するのに要する時間の方が長いことを特徴とする全波整流回路。
IPC (1件)：
FI (2件)：
Fターム (5件)：
5H006AA05
, 5H006CA02
, 5H006CB01
, 5H006DB01
, 5H006DC05
