特許
J-GLOBAL ID：201503021247668374
マルチコアプロセッサを使用して逐次プログラムを実行する制御装置
発明者：
出願人/特許権者：
代理人 (1件)：
あいわ特許業務法人
公報種別：公開公報
出願番号（国際出願番号）：特願2014-077800
公開番号（公開出願番号）：特開2015-200947
出願日： 2014年04月04日
公開日（公表日）： 2015年11月12日
要約：
【課題】マルチコアプロセッサを用いてキャッシュミスを起こさずに逐次プログラムを実行する制御装置を提供する。【解決手段】プログラムプロファイル情報と、予め用意したキャッシュメモリ情報(各コアのキャッシュメモリの容量、使用率)を用い、逐次プログラムをキャッシュメモリに収まるサイズのプログラムに分割し、分割したプログラムの情報をプログラム実行情報としてメモリへ格納する。逐次プログラムのプログラムプロファイル情報を取得するsb01。キャッシュメモリの情報を取得するsb02。プログラムプロファイル情報とキャッシュメモリ情報とに基づいて逐次プログラムの分割する分割アドレスを決定するsb03。分割プログラムのID、割り当てコア番号、プログラムの開始アドレス、終了アドレス、及びキャッシュ格納ブロック情報をプログラム実行情報としてメモリへ格納するsb04。【選択図】図5
請求項（抜粋）：
独立した命令キャッシュメモリを有するコアを複数備えたマルチコアプロセッサを具備し、前記命令キャッシュメモリの容量を超えるサイズの逐次プログラムを実行する制御装置であって、
前記逐次プログラムを格納するメモリと、
前記逐次プログラムの前記メモリ上の配置を解析してプログラムプロファイル情報を生成しメモリへ格納するプログラムプロファイル情報生成手段と、
前記プログラムプロファイル情報に基づいて、前記逐次プログラムを前記命令キャッシュメモリ内に収まるサイズの複数のプログラムに分割し、分割したプログラムのプログラム実行情報をメモリへ記憶するプログラム実行情報生成手段と、
前記プログラム実行情報に従って、前記分割されたプログラムを各コアの命令キャッシュメモリへ格納すると共に、プログラムを格納したキャッシュメモリを書き換え禁止にする手段と、
前記格納されたプログラムの実行を開始した後、前記プログラム実行情報に基づき次に実行する前記分割されたプログラムを別のコアの命令キャッシュメモリへ格納し、プログラムを格納したキャッシュメモリを書き換え禁止にする手段と、
先に実行中のプログラムの終了時に次に実行するプログラムの実行を開始すると共に、先にプログラムを実行したコアのキャッシュメモリの書き換え禁止を解除する手段と、
を具備した制御装置。
IPC (1件)：
FI (2件)：
G06F12/08 513
, G06F12/08 523C
5B005JJ12
, 5B005LL01
, 5B005MM02
, 5B005VV02
