特許
J-GLOBAL ID:201503021719713130
バッファ回路
発明者:
,
出願人/特許権者:
代理人 (1件):
龍華国際特許業務法人
公報種別:特許公報
出願番号(国際出願番号):特願2012-251643
公開番号(公開出願番号):特開2014-099809
特許番号:特許第5695015号
出願日: 2012年11月15日
公開日(公表日): 2014年05月29日
請求項(抜粋):
【請求項1】 差動入力信号およびシングル入力信号のいずれかが入力され、差動出力信号を出力するバッファ回路であって、
第1の入力端子と、
前記第1の入力端子に前記シングル入力信号が入力される場合に基準電位が入力される第2の入力端子と、
第1の出力端子および第2の出力端子と、
前記第1の入力端子および前記第1の出力端子に接続される第1の増幅部と、
前記第2の入力端子および前記第2の出力端子に接続される第2の増幅部と、
前記第2の増幅部の入力端子に、前記第1の入力端子に入力された信号に応じた信号を入力するか否かを切り替える第1のスイッチ部と
を備え、
前記第2の増幅部は、
増幅器と、
前記増幅器の入出力間に設けられる帰還抵抗素子と、
前記帰還抵抗素子に並列に接続され、前記帰還抵抗素子の両端を接続するか否かを切り替える第2のスイッチ部と
を有し、
前記差動入力信号が入力される場合に、前記第1のスイッチ部を切断状態に制御し、且つ、前記第2のスイッチ部を接続状態に制御し、前記シングル入力信号が入力される場合に、前記第1のスイッチ部を接続状態に制御し、且つ、前記第2のスイッチ部を切断状態に制御するスイッチ制御部を更に備えるバッファ回路。
IPC (1件):
FI (1件):
引用特許:
出願人引用 (4件)
-
A/D変換器、及び完全差動演算増幅回路
公報種別:公開公報
出願番号:特願平5-021777
出願人:株式会社日立製作所
-
差動信号化回路
公報種別:公開公報
出願番号:特願平5-055189
出願人:株式会社日立製作所, 日立東部セミコンダクタ株式会社
-
特開昭57-042216
-
特開平1-041308
全件表示
審査官引用 (4件)