特許

J-GLOBAL ID：201503021738029690

半導体装置及びその製造方法

発明者： 平野 博茂 ,  伊藤 豊 ,  石田 裕之 ,  石川 和弘
出願人/特許権者： パナソニック株式会社
代理人 (1件)： 特許業務法人前田特許事務所
公報種別：再公表公報
出願番号（国際出願番号）：JP2012003733
公開番号（公開出願番号）：WO2012-176392
出願日： 2012年06月07日
公開日（公表日）： 2012年12月27日
要約：

半導体装置は、半導体基板(20)の上に形成された第1の絶縁膜(1)と、第1の絶縁膜(1)の上に形成された第1の配線(2)と、第1の絶縁膜(1)の上に第1の配線(2)を覆うように形成された第2の絶縁膜(3)と、第2の絶縁膜(3)の上に形成された第2の配線(30)とを有している。第2の配線(30)は、第2の絶縁膜(3)の上に形成されたバリア層(4)と、バリア層(4)の上に形成されためっき層(6)とを含む。バリア層(4)は、めっき層(6)の構成原子の第2の絶縁膜(3)への拡散を防止し、且つ、バリア層(4)の幅は、めっき層(6)の幅よりも大きい。

請求項（抜粋）：

半導体基板の上に形成された第1の絶縁膜と、 前記第1の絶縁膜の上に形成された第1の配線と、 前記第1の絶縁膜の上に前記第1の配線を覆うように形成された第2の絶縁膜と、 前記第2の絶縁膜の上に形成された第2の配線とを備え、 前記第2の配線は、前記第2の絶縁膜の上に形成された第1のバリア層と、該第1のバリア層の上に形成された第1の導電層とを含み、 前記第1のバリア層は、前記第1の導電層の構成原子の前記第2の絶縁膜への拡散を防止し、 前記第1のバリア層の幅は、前記第1の導電層の幅よりも大きい半導体装置。

IPC (4件)：

H01L 23/12 ,  H01L 21/320 ,  H01L 21/768 ,  H01L 23/522

FI (2件)：

H01L23/12 501P ,  H01L21/88 A

Fターム (27件)：

5F033HH07 ,  5F033HH11 ,  5F033HH13 ,  5F033HH18 ,  5F033KK08 ,  5F033KK11 ,  5F033MM08 ,  5F033MM13 ,  5F033MM17 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ19 ,  5F033QQ27 ,  5F033QQ28 ,  5F033QQ30 ,  5F033QQ31 ,  5F033QQ33 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033SS04 ,  5F033SS11 ,  5F033SS21 ,  5F033TT02 ,  5F033XX31