特許

J-GLOBAL ID：201503023081008950

半導体装置の製造方法

発明者： 渡部 光久 ,  渡邊 文友
出願人/特許権者： マイクロン テクノロジー, インク.
代理人 (3件)： 池田 憲保 ,  福田 修一 ,  佐々木 敬
公報種別：公開公報
出願番号（国際出願番号）：特願2013-143812
公開番号（公開出願番号）：特開2015-018870
出願日： 2013年07月09日
公開日（公表日）： 2015年01月29日
要約：

【課題】ウエハ状態の複数の第1の半導体チップ上への複数の第2の半導体チップの搭載の効率化を実現する。【解決手段】半導体装置の製造方法は、一面に複数の第1のバンプ電極が形成された複数の第1の半導体チップを有する第1の半導体ウエハを準備する工程と、一面に複数の第2のバンプ電極が形成された複数の第2の半導体チップを有し、他面を支持基板に保持された第2の半導体ウエハを準備する工程と、支持基板に保持された第2の半導体ウエハを一面側から切断し、複数の第2の半導体チップ毎に分離する工程と、分離する工程後、支持基板に保持された複数の第2の半導体チップを第1の半導体ウエハ上に一括して積層し、複数の第2のバンプ電極を、対応する複数の第1のバンプ電極にそれぞれ電気的に接続する工程と、を含む。【選択図】図5

請求項（抜粋）：

一面に複数の第1のバンプ電極が形成された複数の第1の半導体チップを有する第1の半導体ウエハを準備する工程と、 一面に複数の第2のバンプ電極が形成された複数の第2の半導体チップを有し、前記一面に対向する他面を支持基板に保持された第2の半導体ウエハを準備する工程と、 前記支持基板に保持された前記第2の半導体ウエハを前記一面の側から切断し、前記複数の第2の半導体チップ毎に分離する工程と、 前記分離する工程後、前記支持基板に保持された前記複数の第2の半導体チップを前記第1の半導体ウエハ上に一括して積層し、前記複数の第2のバンプ電極を、対応する前記複数の第1のバンプ電極にそれぞれ電気的に接続する工程と、を含むことを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 21/301 ,  H01L 21/304

FI (4件)：

H01L25/08 B ,  H01L21/78 Q ,  H01L21/78 F ,  H01L21/304 631

Fターム (18件)：

5F057AA14 ,  5F057BA19 ,  5F057CA14 ,  5F057CA36 ,  5F057DA11 ,  5F063AA36 ,  5F063BA18 ,  5F063BA20 ,  5F063CA02 ,  5F063CA04 ,  5F063CB03 ,  5F063CB05 ,  5F063CB23 ,  5F063CB25 ,  5F063EE36 ,  5F063EE41 ,  5F063EE75 ,  5F063EE87