半導体装置

発明者： ,
出願人/特許権者：
代理人 (4件)：鷲頭光宏 , 緒方和文 , 黒瀬泰之 , 三谷拓也
公報種別：公開公報
出願番号（国際出願番号）：特願2013-134495
公開番号（公開出願番号）：特開2015-012350
出願日： 2013年06月27日
公開日（公表日）： 2015年01月19日
要約：

【課題】DLL回路を速やかにロック状態に移行させる。【解決手段】カウント値CNTに応じて内部クロック信号PCLKを遅延させることによりレプリカクロック信号RCLKを生成する可変遅延線110及びレプリカ回路120と、内部クロック信号PCLKとレプリカクロック信号RCLKの位相を比較することによって位相判定信号PDを生成する位相判定回路130と、更新信号CK1が活性化する度に、位相判定信号PDに応じてカウント値CNTを更新するアップダウンカウンタ140と、更新信号CK1を可変周期で生成する更新制御回路160とを備える。本発明によれば、更新信号CK1の生成周期が可変であることから、速やかにロック状態に移行することが可能となる。【選択図】図2

請求項（抜粋）：

カウント値に応じて第1のクロック信号を遅延させることにより第2のクロック信号を生成する第1の遅延回路と、前記第1のクロック信号と前記第2のクロック信号の位相を比較することによって位相判定信号を生成する位相判定回路と、更新信号が活性化する度に、前記位相判定信号に応じて前記カウント値を更新するアップダウンカウンタと、前記更新信号を可変周期で生成する更新制御回路と、を備えることを特徴とする半導体装置。

IPC (3件)：

H03L 7/081 , H03L 7/00 , H03K 5/06

FI (3件)：

H03L7/08 J , H03L7/00 D , H03K5/06

Fターム (15件)：

5J001AA11 , 5J001CC03 , 5J001DD04 , 5J106CC15 , 5J106CC21 , 5J106CC48 , 5J106CC59 , 5J106DD17 , 5J106DD33 , 5J106DD38 , 5J106DD42 , 5J106DD43 , 5J106DD48 , 5J106HH02 , 5J106KK02

前のページに戻る