特許

J-GLOBAL ID：201503040064250072

半導体装置の製造方法

発明者： 太 田 健 介 ,  齋 藤 真 澄 ,  佐久間 究 ,  松 下 大 介
出願人/特許権者： 株式会社東芝
代理人 (4件)： 勝沼 宏仁 ,  佐藤 泰和 ,  川崎 康 ,  関根 毅
公報種別：公開公報
出願番号（国際出願番号）：特願2013-147937
公開番号（公開出願番号）：特開2015-023060
出願日： 2013年07月16日
公開日（公表日）： 2015年02月02日
要約：

【課題】幅が微細でかつ間隔が狭いナノワイヤを有するナノワイヤトランジスタを製造することのできる半導体装置の製造方法を提供する。【解決手段】実施形態による半導体装置の製造方法は、半導体層上に第1方向に延在する第1マスクを形成する工程と、前記第1マスクを用いて前記半導体層をエッチングし、前記第1方向に沿った両側面を有する凸形状の第1領域を形成するとともに前記両側面に第2マスクを形成する工程と、前記第1マスクを除去することにより前記第1領域の上面を露出する工程と、露出した前記上面をエッチングすることにより、前記第1領域から、前記第1方向に沿って延在する第2および第3領域を形成する工程と、を備えている。【選択図】図1

請求項（抜粋）：

半導体層上に第1方向に延在する第1マスクを形成する工程と、 前記第1マスクを用いて前記半導体層をエッチングし、前記第1方向に沿った両側面を有する凸形状の第1領域を形成するとともに前記両側面に第2マスクを形成する工程と、 前記第1マスクを除去することにより前記第1領域の上面を露出する工程と、 露出した前記上面をエッチングすることにより、前記第1領域から、前記第1方向に沿って延在する第2および第3領域を形成する工程と、 を備えている半導体装置の製造方法。

IPC (8件)：

H01L 21/336 ,  H01L 29/78 ,  H01L 29/06 ,  H01L 21/824 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 21/306

FI (6件)：

H01L29/78 301H ,  H01L29/06 601N ,  H01L27/10 434 ,  H01L29/78 371 ,  H01L21/302 105A ,  H01L29/78 301X

Fターム (53件)：

5F004AA01 ,  5F004AA02 ,  5F004AA04 ,  5F004BA04 ,  5F004BA11 ,  5F004BC01 ,  5F004DA00 ,  5F004DA13 ,  5F004DB01 ,  5F083EP18 ,  5F083EP23 ,  5F083GA06 ,  5F083GA09 ,  5F083GA27 ,  5F083HA06 ,  5F083JA02 ,  5F083JA04 ,  5F083JA19 ,  5F083NA01 ,  5F083PR07 ,  5F083PR40 ,  5F101BA45 ,  5F101BB05 ,  5F101BD02 ,  5F101BD35 ,  5F101BF09 ,  5F101BH11 ,  5F101BH14 ,  5F140AA21 ,  5F140AC26 ,  5F140AC32 ,  5F140BA01 ,  5F140BA02 ,  5F140BA12 ,  5F140BA13 ,  5F140BB03 ,  5F140BC15 ,  5F140BD05 ,  5F140BD11 ,  5F140BF01 ,  5F140BF04 ,  5F140BF07 ,  5F140BF08 ,  5F140BF10 ,  5F140BF11 ,  5F140BF15 ,  5F140BG08 ,  5F140BG09 ,  5F140BG12 ,  5F140BG14 ,  5F140BK13 ,  5F140CB04 ,  5F140CE07