特許

J-GLOBAL ID：201503041864471782

半導体装置およびその製造方法

発明者： 細井 浩行 ,  村山 啓一 ,  宮島 賢一
出願人/特許権者： パナソニック株式会社
代理人 (3件)： 内藤 浩樹 ,  永野 大介 ,  藤井 兼太郎
公報種別：公開公報
出願番号（国際出願番号）：特願2012-085394
公開番号（公開出願番号）：特開2015-118950
出願日： 2012年04月04日
公開日（公表日）： 2015年06月25日
要約：

【課題】半導体装置について、信頼性が高く、機械的強度の高い層間膜を有するようにする。【解決手段】樹脂膜105表面全体を第1無機膜102及び第2無機膜104により連続的に被覆し、第1配線層103と第2配線層107の間の配線層間膜を構成する。このように、配線層間膜を構成することで、基板101及び第1配線層103、第2配線層107は直接に樹脂膜105とは接触せず、第1無機膜102及び第2無機膜104、第3無機膜106のいずれかを介して樹脂膜105と隣接するため、これら無機膜が樹脂膜105中に含まれる水分の進行の障壁となり、この水分による第1配線層103や第2配線層107、基板101の腐食を防止する。【選択図】図1

請求項（抜粋）：

半導体素子が形成された基板と、前記基板の上の一部に形成された配線層と、前記基板の上に形成され、かつ前記配線層に隣接する絶縁膜とを有し、 前記絶縁膜は、樹脂膜と無機膜とを有し、 前記無機膜は、前記樹脂膜と前記配線層とを離間するように設けられた ことを特徴とする半導体装置。

IPC (2件)：

H01L 21/768 ,  H01L 23/532

FI (2件)：

H01L21/90 S ,  H01L21/90 K

Fターム (34件)：

5F033GG02 ,  5F033HH13 ,  5F033JJ01 ,  5F033JJ13 ,  5F033KK13 ,  5F033MM20 ,  5F033NN34 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ37 ,  5F033QQ74 ,  5F033RR03 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR21 ,  5F033RR22 ,  5F033SS08 ,  5F033SS10 ,  5F033SS11 ,  5F033SS12 ,  5F033SS15 ,  5F033SS22 ,  5F033TT04 ,  5F033VV07 ,  5F033VV10 ,  5F033WW02 ,  5F033XX02 ,  5F033XX14 ,  5F033XX17 ,  5F033XX18 ,  5F033XX19