特許
J-GLOBAL ID:201503052319236980

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): とこしえ特許業務法人
公報種別:公開公報
出願番号(国際出願番号):特願2013-123370
公開番号(公開出願番号):特開2014-241346
出願日: 2013年06月12日
公開日(公表日): 2014年12月25日
要約:
【課題】出力性能の低下を抑制することができる半導体装置の製造方法を提供する。【解決手段】半導体装置1の製造方法は、ボンディングワイヤ15が接続された上面141を有する半導体素子14と、半導体素子14が実装された基板10と、を備えた半導体装置の製造方法であり、ろう材13を介して半導体素子14を基板10に実装する実装工程S01と、ろう材13の内部に形成されたボイド131の位置を検出する検出工程S02と、上面141におけるボンディングワイヤ15の接続位置をボイド131の位置に基づいて決定する決定工程S03と、を備えている。【選択図】 図1
請求項(抜粋):
ボンディングワイヤが接続された接続面を有する半導体素子と、前記半導体素子が実装された基板と、を備えた半導体装置の製造方法であって、 ろう材を介して前記半導体素子を前記基板に実装する実装工程と、 前記ろう材の内部に形成されたボイドの位置を検出する検出工程と、 前記接続面における前記ボンディングワイヤの接続位置を、前記ボイドの位置に基づいて決定する決定工程と、を備えたことを特徴とする半導体装置の製造方法。
IPC (2件):
H01L 21/60 ,  H01L 21/52
FI (2件):
H01L21/60 301D ,  H01L21/52 C
Fターム (4件):
5F044AA02 ,  5F044CC01 ,  5F047AA17 ,  5F047BA01

前のページに戻る