Bスライス中の予測ユニットの単方向インター予測への制限

発明者： , ,
出願人/特許権者：
代理人 (11件)：蔵田昌俊 , 福原淑弘 , 野河信久 , 峰隆司 , 河野直樹 , 砂川克 , 井関守三 , 井上正 , 佐藤立志 , 岡田貴志 , 堀内美保子
公報種別：公表公報
出願番号（国際出願番号）：特願2014-556674
公開番号（公開出願番号）：特表2015-510357
出願日： 2013年02月07日
公開日（公表日）： 2015年04月02日
要約：

コンピューティングデバイスは、Bスライス中の予測ユニット(PU)が単方向インター予測に制限されるかどうかを判断する。さらに、コンピューティングデバイスは、PUのためのマージ候補リストを生成し、マージ候補リスト中の選択されたマージ候補を判断する。PUが単方向インター予測に制限される場合、コンピューティングデバイスは、選択されたマージ候補によって指定された動き情報に関連付けられた、1つ以下の参照ブロックに基づいて、PUのための予測ビデオブロックを生成する。PUが単方向インター予測に制限されない場合、コンピューティングデバイスは、選択されたマージ候補によって指定された動き情報に関連付けられた、1つまたは複数の参照ブロックに基づいて、PUのための予測ビデオブロックを生成する。

請求項（抜粋）：

ビデオデータをコーディングするための方法であって、前記方法は、 Bスライス中の予測ユニット(PU)が単方向インター予測に制限されるかどうかを判断することと、前記PUのためのマージ候補リストを生成することと、前記マージ候補リスト中の選択されたマージ候補を判断することと、前記PUが単方向インター予測に制限される場合、前記選択されたマージ候補によって指定された動き情報に関連付けられた、1つ以下の参照ブロックに基づいて、前記PUのための予測ビデオブロックを生成することと、前記PUが単方向インター予測に制限されない場合、前記選択されたマージ候補によって指定された前記動き情報に関連付けられた、1つまたは複数の参照ブロックに基づいて、前記PUのための前記予測ビデオブロックを生成することとを備える、方法。

IPC (5件)：

H04N 19/105 , H04N 19/52 , H04N 19/176 , H04N 19/159 , H04N 19/70

FI (5件)：

H04N19/105 , H04N19/52 , H04N19/176 , H04N19/159 , H04N19/70

Fターム (22件)：

5C159LC09 , 5C159MA04 , 5C159MA05 , 5C159MA21 , 5C159MC11 , 5C159ME01 , 5C159NN01 , 5C159PP06 , 5C159PP07 , 5C159SS08 , 5C159SS09 , 5C159SS10 , 5C159SS26 , 5C159TA30 , 5C159TB08 , 5C159TC24 , 5C159TC26 , 5C159TD12 , 5C159UA02 , 5C159UA05 , 5C159UA16 , 5C159UA33

引用文献：

審査官引用 (13件)

AHG7: Modification of merge candidate derivation to reduce MC memory bandwidth
AHG7: Modification of merge candidate derivation to reduce MC memory bandwidth
AHG7: Controllable memory bandwidth reduction with bi-pred to uni-pred conversion

全件表示

前のページに戻る