特許

J-GLOBAL ID：201503059314534163

半導体装置

発明者： 土屋 義規
出願人/特許権者： 株式会社東芝
代理人 (3件)： 池上 徹真 ,  須藤 章 ,  松山 允之
公報種別：公開公報
出願番号（国際出願番号）：特願2014-218647
公開番号（公開出願番号）：特開2015-043458
出願日： 2014年10月27日
公開日（公表日）： 2015年03月05日
要約：

【課題】抵抗が低く耐熱性の高いゲート電極を備えることにより、高速動作と高信頼性を実現する半導体装置を提供する。【解決手段】実施の形態の半導体装置は、単結晶の第1の半導体で形成される基板と、基板上に形成されるゲート絶縁膜と、ゲート絶縁膜上に形成され、多結晶の第2の半導体を含む半導体層と、金属と第2の半導体から形成された金属半導体化合物層との積層構造を備えるゲート電極と、ゲート電極を挟んで基板上に設けられ、金属と第1の半導体から形成された電極とを備え、半導体層と金属半導体化合物層との界面にクラスタ状の炭素高濃度領域を備える。【選択図】図1

請求項（抜粋）：

単結晶の第1の半導体で形成される基板と、 前記基板上に形成されるゲート絶縁膜と、 前記ゲート絶縁膜上に形成され、多結晶の第2の半導体を含む半導体層と、金属と前記第2の半導体から形成された金属半導体化合物層との積層構造を備えるゲート電極と、 前記ゲート電極を挟んで前記基板上に設けられ、前記金属と前記第1の半導体から形成された電極とを備え、 前記半導体層と前記金属半導体化合物層との界面にクラスタ状の炭素高濃度領域を有することを特徴とする半導体装置。

IPC (10件)：

H01L 29/78 ,  H01L 21/28 ,  H01L 29/12 ,  H01L 29/739 ,  H01L 21/336 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 21/824 ,  H01L 27/115 ,  H01L 21/265

FI (9件)：

H01L29/78 652K ,  H01L21/28 301S ,  H01L29/78 652T ,  H01L29/78 655A ,  H01L29/78 658F ,  H01L21/28 301B ,  H01L29/78 371 ,  H01L27/10 434 ,  H01L21/265 W

Fターム (53件)：

4M104AA03 ,  4M104BB01 ,  4M104BB02 ,  4M104BB05 ,  4M104BB14 ,  4M104BB20 ,  4M104BB21 ,  4M104BB22 ,  4M104BB23 ,  4M104BB24 ,  4M104BB27 ,  4M104BB30 ,  4M104BB40 ,  4M104CC01 ,  4M104CC05 ,  4M104DD04 ,  4M104DD43 ,  4M104DD55 ,  4M104DD63 ,  4M104DD78 ,  4M104DD79 ,  4M104DD82 ,  4M104DD84 ,  4M104EE03 ,  4M104EE16 ,  4M104EE17 ,  4M104FF02 ,  4M104FF14 ,  4M104FF17 ,  4M104FF18 ,  4M104GG06 ,  4M104GG09 ,  4M104GG16 ,  4M104GG18 ,  4M104HH08 ,  4M104HH16 ,  4M104HH20 ,  5F083EP02 ,  5F083EP23 ,  5F083EP76 ,  5F083GA02 ,  5F083GA21 ,  5F083GA27 ,  5F083JA35 ,  5F083JA39 ,  5F083PR36 ,  5F101BA01 ,  5F101BB05 ,  5F101BB08 ,  5F101BD02 ,  5F101BD05 ,  5F101BD34 ,  5F101BH09