特許
J-GLOBAL ID：201503068351271708
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (2件)：
本山 慎也
, 橋本 公秀
公報種別：公開公報
出願番号（国際出願番号）：特願2013-164195
公開番号（公開出願番号）：特開2015-035437
出願日： 2013年08月07日
公開日（公表日）： 2015年02月19日
要約：
【課題】複数のスイッチング素子やダイオード上に、複数の柱状電極部材を位置精度良く、且つ傾きや倒れがなく配置できるようにして、安定した性能を有し、且つ組み付け効率を向上させることができる半導体装置及びその製造方法を提供する。【解決手段】電極板13上に配置された複数の半導体素子15の上面15aに、それぞれ柱状電極部材14が配置され、この複数の柱状電極部材14の上部に跨って共通の端子板20が配置される。柱状電極部材14は、端子板20に形成された複数の貫通孔26に挿通されて、複数の半導体素子15と、複数の柱状電極部材14と、端子板20とが電気的に接続される。【選択図】図3
請求項（抜粋）：
正極端子及び負極端子の間において、スイッチング素子又はダイオードである互いに並列接続された複数の半導体素子によって電力変換回路の上アーム又は下アームが構成された半導体装置において、
前記複数の半導体素子は、所定の平面上に配置されており、
各々の前記半導体素子の上面に配置された複数の柱状電極部材と、
所定の厚さを有するとともに、前記複数の柱状電極部材の上部において、前記複数の柱状電極部材に跨って配置された共通の端子板と、
を備え、
前記端子板には、前記複数の柱状電極部材の形状に対応して、前記複数の柱状電極部材を挿通可能な少なくとも一つの貫通孔が形成されており、
前記少なくとも一つの貫通孔に前記複数の柱状電極部材が挿通するとともに、前記複数の半導体素子と、前記複数の柱状電極部材と、前記端子板とが電気的に接続されていることを特徴とする半導体装置。
IPC (3件)：
H01L 25/07
, H01L 25/18
, H02M 7/48
5H007AA06
, 5H007BB06
, 5H007CA02
, 5H007CB05
, 5H007CC23
, 5H007HA03
, 5H007HA04
