成形境界を制御したLLC組立における光半導体デバイス及びこれを形成するための方法

発明者： , ,
出願人/特許権者：
代理人 (4件)：稲葉良幸 , 大貫敏史 , 江口昭彦 , 内藤和彦
公報種別：公開公報
出願番号（国際出願番号）：特願2014-138494
公開番号（公開出願番号）：特開2015-019066
出願日： 2014年07月04日
公開日（公表日）： 2015年01月29日
要約：

【課題】積層リードレスキャリアパッケージの実施形態を提示する。【解決手段】このパッケージは、光電子チップと、光電子チップを支持する基板と、複数の導電スロットバイアと、基板の上面に配置されたワイヤボンドパッドと、光電子チップ及びワイヤボンドパッドに結合されたワイヤボンドと、光電子チップ、ワイヤボンド、及び基板の上面の少なくとも一部を覆うカプセル化封止と、を含む。スロットバイアは、上部導電層と下部導電層との間の電気的接続を与える。基板は、下部導電層と、上部導電層と、上部及び下部導電層間の誘電層と、を含む、共に積層された複数の導電層及び誘電層を含む。カプセル化封止は、スロットバイアの少なくとも1つから後退させた成形材料である。【選択図】図1

請求項（抜粋）：

積層リードレスキャリアパッケージであって、光半導体チップと、前記光半導体チップを支持する基板であって、下部導電層と、上部導電層と、前記上部及び下部導電層間の誘電層と、を含む、共に積層された複数の導電層及び誘電層を備える、基板と、前記上部導電層と前記下部導電層との間の電気的接続を与える複数の導電スロットバイアと、前記基板の上面の上に配置されたワイヤボンドパッドと、前記光半導体チップ及び前記ワイヤボンドパッドに結合されたワイヤボンドと、前記光半導体チップ、前記ワイヤボンド、及び前記基板の前記上面の少なくとも一部を覆うカプセル化封止であって、前記スロットバイアの少なくとも1つから後退させた成形材料である、カプセル化封止と、を備え、前記積層リードレスキャリアパッケージが、プリント回路基板上にサイドルッカー構成で実装されるように構成され、前記光半導体チップのアクティブエリアが前記プリント回路基板に垂直であり、前記スロットバイアが前記プリント回路基板と電気的に接触するように構成されている、積層リードレスキャリアパッケージ。

IPC (4件)：

H01S 5/022 , H01L 33/54 , H01L 33/62 , H01L 31/02

FI (4件)：

H01S5/022 , H01L33/00 422 , H01L33/00 440 , H01L31/02 B

Fターム (36件)：

5F088AA02 , 5F088AA03 , 5F088AA05 , 5F088AA07 , 5F088EA13 , 5F088GA02 , 5F088JA03 , 5F088JA06 , 5F088JA10 , 5F142AA42 , 5F142AA54 , 5F142BA32 , 5F142CA03 , 5F142CA13 , 5F142CD02 , 5F142CD18 , 5F142CD32 , 5F142CD45 , 5F142CD47 , 5F142CF12 , 5F142CF23 , 5F142CG03 , 5F142FA42 , 5F173MC12 , 5F173MC25 , 5F173MD04 , 5F173MD05 , 5F173MD07 , 5F173MD16 , 5F173MD30 , 5F173MD83 , 5F173MD84 , 5F173ME08 , 5F173ME30 , 5F173ME32 , 5F173ME42

前のページに戻る