特許

J-GLOBAL ID：201503077661685277

トランジスタの製造方法及びトランジスタ

発明者： 小泉 翔平 ,  杉▲崎▼ 敬 ,  宮本 健司
出願人/特許権者： 株式会社ニコン
代理人 (2件)： 志賀 正武 ,  高橋 詔男
公報種別：再公表公報
出願番号（国際出願番号）：JP2012069973
公開番号（公開出願番号）：WO2013-024734
出願日： 2012年08月06日
公開日（公表日）： 2013年02月21日
要約：

本発明は、有機半導体と電極との間の接触抵抗が低減され、かつ、生産性の良いトランジスタの製造方法を提供することを目的とする。 本発明は、無電解めっき用触媒を担持させる下地膜を形成し、下地膜に無電解めっき用触媒を担持させ第1の無電解めっきを行い、第1の無電解めっきで形成された電極の表面に第2の無電解めっきを行いソース・ドレイン電極を形成し、ソース・ドレイン電極の互いに対向する面に接した半導体層を形成するトランジスタの製造方法において、第2の無電解めっきに用いる材料の仕事関数と、半導体層の材料において電子移動に用いる分子軌道のエネルギー準位とのエネルギー準位差が、第1の無電解めっきに用いる材料の仕事関数と、前記分子軌道のエネルギー準位とのエネルギー準位差よりも小さいことを特徴とするトランジスタの製造方法である。

請求項（抜粋）：

無電解めっき用触媒を担持させる下地膜を形成することと、 前記下地膜の上にソース電極およびドレイン電極に対応した開口部を有するレジスト層を形成することと、 前記開口部内の前記下地膜に前記無電解めっき用触媒を担持させ、第1の無電解めっきを行うことと、 前記レジスト層を除去することと、 前記第1の無電解めっきにより形成された電極の表面に第2の無電解めっきを行い、ソース電極およびドレイン電極を形成することと、 前記ソース電極とドレイン電極との互いに対向する面に接した半導体層を形成することと、を有し、 前記第2の無電解めっきに用いる金属材料の仕事関数と、前記半導体層の形成材料において電子移動に用いる分子軌道のエネルギー準位とのエネルギー準位差は、前記第1の無電解めっきに用いる金属材料の仕事関数と、前記分子軌道のエネルギー準位とのエネルギー準位差よりも小さいトランジスタの製造方法。

IPC (4件)：

H01L 21/336 ,  H01L 29/786 ,  H01L 21/28 ,  H01L 21/288

FI (6件)：

H01L29/78 616K ,  H01L29/78 618B ,  H01L29/78 626C ,  H01L29/78 618A ,  H01L21/28 301B ,  H01L21/288 E

Fターム (30件)：

4M104AA09 ,  4M104AA10 ,  4M104BB05 ,  4M104BB07 ,  4M104CC01 ,  4M104DD22 ,  4M104DD53 ,  4M104FF13 ,  4M104GG09 ,  5F110AA03 ,  5F110AA16 ,  5F110CC03 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD06 ,  5F110DD12 ,  5F110DD17 ,  5F110DD25 ,  5F110EE02 ,  5F110EE42 ,  5F110FF01 ,  5F110FF05 ,  5F110GG05 ,  5F110GG06 ,  5F110GG42 ,  5F110HK02 ,  5F110HK17 ,  5F110HK21 ,  5F110HK32