特許
J-GLOBAL ID：201503077920714957
パッケージの製造方法およびパッケージ
発明者：
,
出願人/特許権者：
代理人 (3件)：
久原 健太郎
, 内野 則彰
, 木村 信行
公報種別：公開公報
出願番号（国際出願番号）：特願2013-226855
公開番号（公開出願番号）：特開2015-088987
出願日： 2013年10月31日
公開日（公表日）： 2015年05月07日
要約：
【課題】多数個取りによる安定した品質のパッケージおよびパッケージの製造方法を提供することを目的とする。【解決手段】第一の基板に複数の前記キャビティを形成しリッド基板2を形成するリッド基板形成工程と、第二の基板に内部電極を形成しベース基板3を形成するベース基板形成工程と、第二の基板に電子部品5を実装し、第一の基板と第二の基板とを接合する電子部品搭載工程と、少なくとも第一の基板および第二の基板のいずれか一方に内部電極と外部とを接続するための複数の貫通孔および複数の貫通孔の間に切断溝を作製する貫通孔および切断溝形成工程と、貫通孔を金属で充填し貫通電極8を形成する貫通電極形成工程と、貫通電極を介して内部電極と導通される外部電極7を形成する外部電極形成工程と、切断溝を切断することによりパッケージの個片化を行う個片化工程とを含むことを特徴とするパッケージの製造方法を提供する。【選択図】図1
請求項（抜粋）：
絶縁性脆性材料を材料とする第一の基板と第二の基板とが接合され、内部のキャビティに収納される電子部品が外部と電気的に接続されるための貫通電極が設けられるパッケージの製造方法であって、
前記第一の基板に複数の前記キャビティを形成しリッド基板を形成するリッド基板形成工程と、
前記第二の基板に内部電極を形成しベース基板を形成するベース基板形成工程と、
前記第二の基板に電子部品を実装し、前記第一の基板と前記第二の基板とを接合する電子部品搭載工程と、
少なくとも前記第一の基板および前記第二の基板のいずれか一方に前記内部電極と外部とを接続するための複数の貫通孔および前記複数の貫通孔の間に切断溝を作製する貫通孔および切断溝形成工程と、
前記貫通孔を金属で充填し貫通電極を形成する貫通電極形成工程と、
前記貫通電極を介して前記内部電極と導通される外部電極を形成する外部電極形成工程と、
前記切断溝を切断することにより前記リッド基板及び前記ベース基板の個片化を行う個片化工程と、
を含むことを特徴とするパッケージの製造方法。
IPC (5件)：
H03H 3/02
, H03H 9/02
, H01L 23/02
, H01L 23/04
, H01L 23/08
H03H3/02 B
, H03H9/02 A
, H01L23/02 G
, H01L23/04 E
, H01L23/08 B
5J108AA09
, 5J108BB02
, 5J108CC06
, 5J108EE03
, 5J108EE07
, 5J108GG03
, 5J108GG14
, 5J108GG17
, 5J108GG20
, 5J108KK04
, 5J108MM01
