特許
J-GLOBAL ID：201503077935094807
撮像装置
発明者：
出願人/特許権者：
代理人 (7件)：
棚井 澄雄
, 志賀 正武
, 鈴木 三義
, 高柴 忠夫
, 増井 裕士
, 鈴木 史朗
, 橋本 宏之
公報種別：公開公報
出願番号（国際出願番号）：特願2013-186523
公開番号（公開出願番号）：特開2015-053648
出願日： 2013年09月09日
公開日（公表日）： 2015年03月19日
要約：
【課題】巡回型AD変換回路が配置された撮像装置を提供する。【解決手段】演算部は、第1のアナログ信号に増幅度β(1<β<2)を乗じて第1のアナログ信号を増幅するとともに、第1のアナログ信号の大きさと閾値との比較結果に応じたデジタル値に応じた演算を実行して第2のアナログ信号を出力するとともに第1のデジタル値列を出力する巡回型のAD変換を行う。β推定部170は、β推定信号に対応する第1のデジタル値列に基づいて増幅度βの値を推定する。2進化部171は、第1のデジタル値列および推定された増幅度βの値に基づいて、2進数である第2のデジタル値列を取得する。演算部は複数の画素の配列の1列または複数列に対応して配置され、β推定信号出力部18は複数の演算部のうちの複数個に対応して配置され、β推定部170は複数の演算部のうちの複数個に対応して配置され、2進化部171は複数の演算部のうちの複数個に対応して配置されている。【選択図】図1
請求項（抜粋）：
行列状に配置された複数の画素を有し、前記複数の画素のうち垂直方向に並ぶ画素に接続された垂直信号線を介して画素信号を出力する撮像部と、
巡回型のAD変換を行う演算部であって、
第1のアナログ信号の大きさと閾値とを比較して比較結果に応じたデジタル値を生成する比較部、
前記第1のアナログ信号に増幅度β(1<β<2)を乗じて前記第1のアナログ信号を増幅するとともに前記デジタル値に応じた演算を実行して第2のアナログ信号を出力する増幅部、
複数の前記デジタル値を含む第1のデジタル値列の最上位ビットを演算するときは前記画素信号およびβ推定信号の一方を前記第1のアナログ信号として出力し、かつ前記第1のデジタル値列の最上位ビット以外のビットを演算するときは前記第2のアナログ信号を前記第1のアナログ信号として出力する切換え部、
を有し、前記第1のデジタル値列を出力する複数の演算部と、
前記第1のデジタル値列を保持するラッチ部と、
前記増幅度βの値を推定するための前記β推定信号を出力するβ推定信号出力部と、
前記β推定信号が前記第1のアナログ信号として出力された場合に前記第1のデジタル値列に基づいて前記増幅度βの値を推定するβ推定部と、
前記第1のデジタル値列および推定された前記増幅度βの値に基づいて、2進数である第2のデジタル値列を取得する2進化部と、
を備え、
前記演算部は前記複数の画素の配列の1列または複数列に対応して配置され、
前記β推定信号出力部は前記複数の演算部のうちの複数個に対応して配置され、
前記β推定部は前記複数の演算部のうちの複数個に対応して配置され、
前記2進化部は前記複数の演算部のうちの複数個に対応して配置されている
ことを特徴とする撮像装置。
IPC (2件)：
FI (2件)：
H03M1/16 B
, H04N5/335 745
5C024GY31
, 5C024HX23
, 5J022AA16
, 5J022BA06
, 5J022CE08
, 5J022CF02
, 5J022CF10
, 5J022CG01
, 5J022CG04
