特許

J-GLOBAL ID：201503080771982014

シミュレーション方法、シミュレーションプログラム、およびシミュレーション装置

発明者： タシ デビッド ,  桑村 慎哉 ,  池 敦
出願人/特許権者： 富士通株式会社
代理人 (1件)： 酒井 昭徳
公報種別：公開公報
出願番号（国際出願番号）：特願2013-228805
公開番号（公開出願番号）：特開2015-088142
出願日： 2013年11月01日
公開日（公表日）： 2015年05月07日
要約：

【課題】プログラムの性能の見積もり精度の向上を図ること。【解決手段】シミュレーション装置100は、動作シミュレーションsimの対象ブロックが第1ブロックから第2ブロックに変化した場合に、第2ブロックが例外に応じた処理を行うブロックであると判断した場合、動作シミュレーションsimにおけるターゲットCPU101の内部状態を記憶部105に記憶された特定の内部状態SFに変更した後、第2ブロックの動作シミュレーションsimを実行することにより、対応情報103を生成する。シミュレーション装置100は、第2ブロックがターゲットCPU101に実行された場合の性能値を計算可能な実行コードを、特定の内部状態SFと生成した対応情報103とを用いて実行することにより、第2ブロックがターゲットCPU101に実行された場合の性能値を計算する。【選択図】図1

請求項（抜粋）：

アウト・オブ・オーダー実行のプロセッサの特定の内部状態を記憶する記憶部にアクセス可能なコンピュータが、 前記プロセッサが実行するプログラムを分割して得られるブロックのうち、前記プロセッサが前記プログラムを実行した場合の動作シミュレーションの対象ブロックが第1ブロックから第2ブロックに変化した場合、前記第2ブロックが前記第1ブロックにおいて発生した例外に応じた処理を行うブロックであるか否かを判断し、 前記第2ブロックが前記例外に応じた処理を行うブロックであると判断した場合、 前記動作シミュレーションにおける前記プロセッサの内部状態を前記記憶部に記憶された前記特定の内部状態に変更した後に前記第2ブロックの前記動作シミュレーションを実行する、 処理を実行することを特徴とするシミュレーション方法。

IPC (1件)：

G06F 11/28

FI (1件)：

G06F11/28 340C

Fターム (5件)：

5B042GA14 ,  5B042GA15 ,  5B042GA33 ,  5B042HH07 ,  5B042HH20