特許

J-GLOBAL ID：201503082786010291

HARQ組み合わせ方法及び装置

発明者： チャン、ウェイ ,  ワン、フェン ,  グオ、ダンダン ,  ファン、ミン ,  ワン、ヤオ
出願人/特許権者： ゼットティーイー コーポレイション
代理人 (2件)： 勝沼 宏仁 ,  吉元 弘
公報種別：公表公報
出願番号（国際出願番号）：特願2014-546283
公開番号（公開出願番号）：特表2015-502119
出願日： 2012年04月18日
公開日（公表日）： 2015年01月19日
要約：

本発明では、外部的に設定されたHARQ組み合わせの関連パラメータを受信し、DDR2切り替えの識別子ddr2switchを計算し、HARQ組み合わせ前後のアドレスを取得するステップと、前記関連パラメータ及びHARQ組み合わせ前後のアドレスに基づいてHARQ組み合わせを行う必要があるかどうかを判断し、HARQ組み合わせを行う必要があると判断した場合、DDR2におけるデータを読み取り、前記データを第1のデータキャッシュRAMAに記憶するステップと、HARQ組み合わせを計算して、計算結果を第2のデータキャッシュRAMBに記憶するステップと、を含むHARQ組み合わせ方法を開示している。本発明は、さらにHARQ組み合わせ装置を提供する。本発明に係る技術的な解決策によれば、最新の干渉除去アルゴリズムに基づいて、復号化の成功確率を大幅に向上させ、DDR2の記憶スペースを節約し、読み書きの効率を高める。

請求項（抜粋）：

外部的に設定されたHARQ組み合わせの関連パラメータを受信し、DDR2切り替えの識別子ddr2switchを計算し、HARQ組み合わせ前後のアドレスを取得するステップと、 前記関連パラメータ及びHARQ組み合わせ前後のアドレスに基づいてHARQ組み合わせを行う必要があるかどうかを判断し、HARQ組み合わせを行う必要があると判断した場合、DDR2におけるデータを読み取り、前記データを第1のデータキャッシュRAMAに記憶するステップと、 HARQ組み合わせを計算し、計算結果を第2のデータキャッシュRAMBに記憶するステップと、を含むことを特徴とするHARQ組み合わせ方法。

IPC (1件)：

H04L 1/18

FI (1件)：

H04L1/18

Fターム (2件)：

5K014DA02 ,  5K014FA03