特許

J-GLOBAL ID：201503087071246656

薄膜トランジスタ回路およびそれを用いた表示装置

発明者： 宮沢 敏夫 ,  倉永 卓英
出願人/特許権者： 株式会社ジャパンディスプレイ
代理人 (1件)： ポレール特許業務法人
公報種別：公開公報
出願番号（国際出願番号）：特願2013-162038
公開番号（公開出願番号）：特開2015-033026
出願日： 2013年08月05日
公開日（公表日）： 2015年02月16日
要約：

【課題】薄膜トランジスタのVthがディプリートすると、リークによる電圧降下が起こり、所望の電圧出力が得られない、または、程度によっては、動作しないという不具合が発生する。【解決手段】薄膜トランジスタ回路は、低電圧に接続された第1のトランジスタと、第1のトランジスタのゲートに接続された第2のトランジスタを有する。第2のトランジスタのゲート電圧をハイレベルからロウレベルに変化させることによって、第1のトランジスタのゲート電圧を低電圧よりも低い電圧とする。【選択図】図1A

請求項（抜粋）：

薄膜トランジスタ回路は、 第1の出力信号が出力される第1のノードと、 第1の低電圧を受ける第2のノードと、 第1の入力信号を受ける第3のノードと、 前記第1のノードと前記第2のノードの間に接続される第1のトランジスタと、 前記第1のトランジスタのゲートノードと前記第2のノードの間に接続される第2のトランジスタと、 を具備し、 前記第2のトランジスタのゲートノードは前記第3のノードに接続され、前記第1の入力信号がハイレベルからロウレベルに変化するとき、前記第1のトランジスタのゲートノードが前記第1の低電圧よりも低くなるようにされる。

IPC (6件)：

H03K 17/687 ,  H01L 29/786 ,  G09G 3/20 ,  G11C 19/00 ,  G11C 19/28 ,  H03K 17/06

FI (12件)：

H03K17/687 F ,  H01L29/78 618B ,  H01L29/78 612B ,  G09G3/20 622A ,  G09G3/20 611H ,  G09G3/20 622E ,  G09G3/20 621F ,  G09G3/20 680G ,  G11C19/00 J ,  G11C19/28 D ,  H03K17/06 C ,  H01L29/78 614

Fターム (22件)：

5C080AA06 ,  5C080AA10 ,  5C080BB05 ,  5C080DD08 ,  5C080DD09 ,  5C080FF11 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5F110AA06 ,  5F110BB01 ,  5F110BB03 ,  5J055AX05 ,  5J055BX16 ,  5J055CX29 ,  5J055DX13 ,  5J055DX14 ,  5J055EY10 ,  5J055EY21 ,  5J055GX01 ,  5J055GX04 ,  5J055GX10