特許

J-GLOBAL ID：201503088715322681

半導体装置

発明者： 西崎 護
出願人/特許権者： マイクロン テクノロジー, インク.
代理人 (3件)： 加藤 朝道 ,  内田 潔人 ,  青木 充
公報種別：公開公報
出願番号（国際出願番号）：特願2013-160342
公開番号（公開出願番号）：特開2015-032651
出願日： 2013年08月01日
公開日（公表日）： 2015年02月16日
要約：

【課題】パワーゲーティングに基づく半導体装置において、レイアウト面積を縮小し、配線抵抗を削減する。【解決手段】半導体装置は、第1方向に延伸する第1及び第2平行電極部1a,1bと上記第1及び第2平行電極部の各々の一端を連結する第1方向と略直交する第2方向に延伸する第1連結電極部1cとを有する第1ゲート電極1と、第1ゲート電極下のチャネル領域により互いに分離された第1拡散層及び第2拡散層とを含む第1トランジスタと、第1トランジスタの第1拡散層D1と接続される第1出力配線OUTと、第2方向に延伸する第2ゲート電極2を含む第2トランジスタT2と、を備える。ここで、第2トランジスタは、第1トランジスタの第2拡散層S1を、第2ゲート電極下のチャネル領域により互いに分離された2つの拡散層のうちの一方とする。【選択図】図1

請求項（抜粋）：

第1方向に延伸する第1及び第2平行電極部と前記第1及び第2平行電極部の各々の一端を連結する前記第1方向と略直交する第2方向に延伸する第1連結電極部とを有する第1ゲート電極と、前記第1ゲート電極下のチャネル領域により互いに分離された第1拡散層及び第2拡散層とを含む第1トランジスタと、 前記第1トランジスタの前記第1拡散層と接続される第1出力配線と、 前記第2方向に延伸する第2ゲート電極を含む第2トランジスタと、を備え、 前記第2トランジスタは、前記第1トランジスタの前記第2拡散層を、前記第2ゲート電極下のチャネル領域により互いに分離された2つの拡散層のうちの一方とすることを特徴とする半導体装置。

IPC (6件)：

H01L 21/822 ,  H01L 27/04 ,  H01L 21/82 ,  H01L 21/824 ,  H01L 27/108 ,  G11C 11/407

FI (4件)：

H01L27/04 D ,  H01L21/82 L ,  H01L27/10 681F ,  G11C11/34 354F

Fターム (46件)：

5F038BB01 ,  5F038BE09 ,  5F038CA02 ,  5F038CA06 ,  5F038CD02 ,  5F038CD06 ,  5F038CD09 ,  5F038CD12 ,  5F038CD16 ,  5F038DF05 ,  5F038DF08 ,  5F038EZ20 ,  5F064BB05 ,  5F064BB07 ,  5F064BB14 ,  5F064BB16 ,  5F064BB23 ,  5F064BB37 ,  5F064CC12 ,  5F064DD05 ,  5F064DD12 ,  5F064DD16 ,  5F064DD18 ,  5F064DD34 ,  5F064DD35 ,  5F064EE27 ,  5F064EE42 ,  5F064EE47 ,  5F064EE52 ,  5F064EE54 ,  5F083AD00 ,  5F083GA02 ,  5F083GA05 ,  5F083GA09 ,  5F083GA27 ,  5F083JA39 ,  5F083LA10 ,  5F083NA01 ,  5M024AA06 ,  5M024BB29 ,  5M024BB37 ,  5M024FF30 ,  5M024PP01 ,  5M024PP03 ,  5M024PP04 ,  5M024PP05