特許
J-GLOBAL ID:201503089767266905
表示装置およびその駆動方法
発明者:
,
,
,
,
,
,
出願人/特許権者:
代理人 (2件):
島田 明宏
, 川原 健児
公報種別:再公表公報
出願番号(国際出願番号):JP2012068759
公開番号(公開出願番号):WO2013-018597
出願日: 2012年07月25日
公開日(公表日): 2013年02月07日
要約:
消費電力を低減したSSD方式の表示装置を提供する。 選択回路(400)はk個の選択ブロック(410(1)〜410(k))により構成されている。各選択ブロックは、3つの薄膜トランジスタにより構成されている。これらの3つの薄膜トランジスタのゲート端子には、3相の選択制御信号(CT)がそれぞれ与えられる。走査期間(T1)の後に休止期間(T2)が設けられる。休止期間(T2)では、休止期間周波数(fck2)の選択制御信号(CT)に基づいて、各選択ブロック内の3つの薄膜トランジスタがオン状態になる。休止期間周波数(fck2)は走査期間周波数(fck1)よりも低い。
請求項(抜粋):
複数の映像信号線および該複数の映像信号線と交差する複数の走査信号線を含む表示部と、
前記複数の走査信号線が順次選択される走査期間と該複数の走査信号線のいずれもが非選択状態となる休止期間とが、該走査期間と該休止期間とからなるフレーム期間を周期として交互に現れるように、前記複数の走査信号線を駆動するための走査信号線駆動回路と、
前記表示部と一体的に形成され、複数の選択ブロックを含む選択回路と、
前記複数の選択ブロックにそれぞれ複数の映像信号を与える映像信号線駆動回路と、
前記映像信号線駆動回路に前記複数の映像信号に対応する画像データを与え、各選択ブロックにオンレベルとオフレベルとを周期的に繰り返す複数の選択制御信号を与える表示制御回路とを備え、
各選択ブロックが、前記複数の選択制御信号と同数の互いに隣接する映像信号線を単位とする映像信号線組における各映像信号線に、該選択ブロックが受け取る前記映像信号を該複数の選択制御信号に基づいて時分割して与え、
前記表示制御回路が、前記休止期間における前記複数の選択制御信号の周波数を前記走査期間における該複数の選択制御信号の周波数よりも低くする該複数の選択制御信号を生成することを特徴とする、表示装置。
IPC (3件):
G09G 3/36
, G09G 3/20
, G02F 1/133
FI (9件):
G09G3/36
, G09G3/20 611G
, G09G3/20 622Q
, G09G3/20 623Y
, G09G3/20 623X
, G09G3/20 622C
, G09G3/20 623C
, G09G3/20 611A
, G02F1/133 505
Fターム (44件):
2H193ZA04
, 2H193ZD16
, 2H193ZD17
, 2H193ZE40
, 2H193ZF06
, 2H193ZF21
, 2H193ZF32
, 2H193ZF34
, 2H193ZF36
, 5C006AA22
, 5C006AC11
, 5C006AC28
, 5C006AF44
, 5C006AF69
, 5C006AF82
, 5C006AF84
, 5C006BB16
, 5C006BC20
, 5C006BC22
, 5C006BF03
, 5C006BF04
, 5C006BF11
, 5C006BF24
, 5C006BF25
, 5C006BF41
, 5C006FA21
, 5C006FA36
, 5C006FA42
, 5C006FA48
, 5C006FA51
, 5C080AA10
, 5C080BB05
, 5C080CC03
, 5C080DD01
, 5C080DD09
, 5C080DD22
, 5C080DD23
, 5C080DD26
, 5C080DD27
, 5C080FF11
, 5C080JJ02
, 5C080JJ03
, 5C080JJ04
, 5C080JJ05
前のページに戻る