特許

J-GLOBAL ID：201503091894184610

検出装置、センサー、電子機器及び移動体

発明者： 牧 克彦 ,  倉科 隆 ,  井伊 巨樹
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 竹腰 昇 ,  井上 一 ,  黒田 泰
公報種別：公開公報
出願番号（国際出願番号）：特願2013-255325
公開番号（公開出願番号）：特開2015-114167
出願日： 2013年12月10日
公開日（公表日）： 2015年06月22日
要約：

【課題】同期信号の微調整や粗調整を小規模な回路構成で実現できる検出装置、センサー、電子機器及び移動体等を提供する。【解決手段】検出装置は、物理量トランスデューサーの駆動回路と同期信号出力回路52と物理量に応じた物理量信号の検出処理を行う検出回路を含む。同期信号出力回路52は、遅延制御信号PNBを出力する遅延制御回路160と、遅延制御信号PNBによって遅延時間が制御される複数の遅延ユニットD0〜Dn-1を有する遅延回路170と、を含むDLL回路150と、遅延制御信号PNBによって遅延時間が制御される少なくとも1つの遅延ユニットを有し、駆動回路からの出力信号に基づく入力信号INを遅延させた信号DLIをDLL回路150に出力する調整回路130と、DLL回路150からの多相クロック信号に基づいて同期信号SYCを出力する出力回路180を含む。【選択図】図5

請求項（抜粋）：

物理量トランスデューサーからのフィードバック信号を受けて、前記物理量トランスデューサーを駆動する駆動回路と、 前記駆動回路からの出力信号を受けて、同期信号を出力する同期信号出力回路と、 前記物理量トランスデューサーからの信号及び前記同期信号に基づいて物理量に応じた物理量信号の検出処理を行い、検出データを出力する検出回路と、 を含み、 前記同期信号出力回路は、 遅延制御信号を出力する遅延制御回路と、前記遅延制御信号によって遅延時間が制御される複数の遅延ユニットを有する遅延回路と、を含むDLL(Delay Locked Loop)回路と、 前記遅延制御信号によって遅延時間が制御される少なくとも1つの遅延ユニットを有し、前記駆動回路からの前記出力信号に基づく入力信号を遅延させた信号を前記DLL回路に出力する調整回路と、 前記DLL回路からの多相クロック信号に基づいて前記同期信号を出力する出力回路と、 を含むことを特徴とする検出装置。

IPC (4件)：

G01C 19/561 ,  H03K 5/13 ,  H01L 41/113 ,  H01L 41/04

FI (4件)：

G01C19/56 114 ,  H03K5/13 ,  H01L41/113 ,  H01L41/04

Fターム (15件)：

2F105AA02 ,  2F105AA03 ,  2F105AA06 ,  2F105AA08 ,  2F105BB05 ,  2F105BB13 ,  2F105BB15 ,  2F105CC01 ,  2F105CD02 ,  2F105CD06 ,  2F105CD11 ,  5J001AA05 ,  5J001AA11 ,  5J001DD04 ,  5J001DD08