メモリシステム

発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2013-165716
公開番号（公開出願番号）：特開2015-035117
出願日： 2013年08月09日
公開日（公表日）： 2015年02月19日
要約：

【課題】複数のCPUと複数のメモリを持つシステムにおいて、これらCPU及びメモリの間で効率よくデータを伝達する手段を提供する。【解決手段】縦に配置された複数のバスと横に配置された複数のバスが格子状に配置されたバス網と、スイッチとメモリからなる複数のローカルメモリからなり、ローカルメモリは、縦のバスと横にのバスの交点に配置され、ローカルメモリのスイッチは、メモリと縦のバスの間、又は、メモリと横のバスとの間、又は、縦のバスと横バスの間で、データを伝達する。CPUもCPUコアとスイッチからなり、交点に配置し、スイッチは、CPUコアと縦のバス、又は、CPUと横のバスに接続する。これにより、CPUは、任意のローカルメモリにアクセスする事が出来る。【選択図】図4

請求項（抜粋）：

縦に配置された複数のバスと横に配置された複数のバスが格子状に配置されたバス網と、スイッチとメモリからなる複数のメモリブロックと、CPUからなり、ローカルメモリは、縦に配置されたバスと横に配置されたバスの交点に、配置され、少なくとも一つのCPUが、縦、又は、横のバスに接続され、ローカルメモリのスイッチは、メモリと縦のバスの間、又は、メモリと横のバスとの間、又は、縦のバスと横バスの間で、データを伝達する機能を持つ事を特徴とした半導体装置。

IPC (4件)：

G06F 13/16 , G06F 15/173 , G06F 12/08 , G06F 12/00

FI (8件)：

G06F13/16 510A , G06F15/173 640C , G06F12/08 513 , G06F12/08 501B , G06F13/16 510C , G06F12/00 550K , G06F15/173 650S , G06F12/08 551Z

Fターム (16件)：

5B005KK13 , 5B005MM01 , 5B005NN12 , 5B045BB14 , 5B045BB28 , 5B045BB29 , 5B045BB34 , 5B045DD12 , 5B045EE03 , 5B045EE07 , 5B045KK02 , 5B045KK08 , 5B060KA02 , 5B060KA07 , 5B060MB01 , 5B060MB04

前のページに戻る