特許

J-GLOBAL ID：201503092416238787

ホールドオーバー回路および基地局

発明者： 小林 隆宏
出願人/特許権者： 京セラ株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2013-259243
公開番号（公開出願番号）：特開2015-115933
出願日： 2013年12月16日
公開日（公表日）： 2015年06月22日
要約：

【課題】リファレンス信号を喪失したホールドオーバー制御に移行してもある程度長時間にわたってフレームタイミングのずれを許容範囲に保って基地局の同期を維持することが可能なホールドオーバー回路およびホールドオーバー回路を備えた基地局を提供する。【解決手段】本発明にかかるホールドオーバー回路114の代表的な構成は、内部発振器128と、内部発振器128に対してクロック速度を制御する制御電圧を与える制御部130と、制御電圧の電圧値の履歴データを記憶するメモリ132とを備えるホールドオーバー回路114において、制御部130は、通常時にはリファレンス信号とフレームクロック信号の位相差情報に基づいて制御電圧を生成しながらメモリ132に履歴データを記憶させ、リファレンス信号を喪失したホールドオーバー制御時にはメモリ132から履歴データを時系列に沿って順次読み出して制御電圧を生成することを特徴とする。【選択図】図2

請求項（抜粋）：

内部発振器と、該内部発振器に対してクロック速度を制御する制御電圧を与える制御部と、前記制御電圧の電圧値の履歴データを記憶するメモリとを備えるホールドオーバー回路において、 前記制御部は、 通常時にはリファレンス信号とフレームクロック信号の位相差情報に基づいて前記制御電圧を生成しながら前記メモリに前記履歴データを記憶させ、 前記リファレンス信号を喪失したホールドオーバー制御時には前記メモリから前記履歴データを時系列に沿って順次読み出して前記制御電圧を生成することを特徴とするホールドオーバー回路。

IPC (1件)：

H03L 7/095

FI (1件)：

H03L7/08 B

Fターム (9件)：

5J106AA04 ,  5J106BB01 ,  5J106CC01 ,  5J106CC21 ,  5J106CC47 ,  5J106DD33 ,  5J106DD35 ,  5J106HH02 ,  5J106KK18