特許
J-GLOBAL ID：201503095277929531

レベルシフタ

発明者：
神立 一弘

神立 一弘 について


出願人/特許権者：
ルネサスエレクトロニクス株式会社

ルネサスエレクトロニクス株式会社 について


代理人 (1件)： 家入 健
公報種別：公開公報
出願番号（国際出願番号）：特願2013-164319
公開番号（公開出願番号）：特開2015-035652
出願日： 2013年08月07日
公開日（公表日）： 2015年02月19日
要約：
【課題】信頼性を低下させることなく高速動作を実現することが可能なレベルシフタを提供すること。【解決手段】一実施の形態によれば、レベルシフタ1は、高耐圧のPMOSトランジスタP1,P2と、それぞれのゲートに制御信号IN1,IN2が供給された高耐圧のデプレション型NMOSトランジスタNA1,NA2と、それぞれのゲートに制御信号IN3,IN4が供給された低耐圧のNMOSトランジスタN1,N2と、入力信号INの反転信号に対応する制御信号IN1及び制御信号IN1とは異なる制御信号IN3を生成するとともに、入力信号INの正転信号に対応する制御信号IN2及び制御信号IN2とは異なる制御信号IN4を生成する、タイミング制御部と、を備える。【選択図】図1
請求項（抜粋）：
第1電源電圧端子と基準電圧端子との間に並列に設けられ、それぞれのゲートが互いのドレインに接続された高耐圧の第1及び第2PMOSトランジスタと、 前記第1及び前記第2PMOSトランジスタと、前記基準電圧端子と、の間にそれぞれ設けられ、それぞれのゲートに第1及び第2制御信号が供給された高耐圧の第1及び第2デプレション型NMOSトランジスタと、 前記第1及び前記第2デプレション型NMOSトランジスタと、前記基準電圧端子と、の間にそれぞれ設けられ、それぞれのゲートに第3及び第4制御信号が供給された低耐圧の第1及び第2NMOSトランジスタと、 前記第1電源電圧端子に供給される第1電源電圧より低い第2電源電圧が供給される第2電源電圧端子と、前記基準電圧端子と、の間に設けられ、入力信号の反転信号に対応する前記第1制御信号及び当該第1制御信号とは異なる前記第3制御信号を生成するとともに、前記入力信号の正転信号に対応する前記第2制御信号及び当該第2制御信号とは異なる前記第4制御信号を生成する、タイミング制御部と、を備えた、レベルシフタ。
IPC (1件)：
H03K 19/018
FI (1件)：
H03K19/00 101E
Fターム (8件)：
5J056AA11 ,  5J056BB02 ,  5J056BB46 ,  5J056DD28 ,  5J056DD29 ,  5J056EE11 ,  5J056FF08 ,  5J056GG08
引用特許：
出願人引用 (1件)
  • レベルシフト回路
    公報種別：公開公報   出願番号：特願2004-335785   出願人：松下電器産業株式会社
審査官引用 (1件)
  • レベルシフト回路
    公報種別：公開公報   出願番号：特願2004-335785   出願人：松下電器産業株式会社

前のページに戻る

TOP

BOTTOM