特許

J-GLOBAL ID：201503097346235710

半導体装置及びその製造方法

発明者： 新田 博明 ,  桑澤 和伸
出願人/特許権者： セイコーエプソン株式会社
代理人 (2件)： 上柳 雅誉 ,  渡辺 和昭
公報種別：公開公報
出願番号（国際出願番号）：特願2013-237646
公開番号（公開出願番号）：特開2015-099812
出願日： 2013年11月18日
公開日（公表日）： 2015年05月28日
要約：

【課題】素子面積の縮小を可能とする。【解決手段】この半導体装置は、第1の面を有する第1導電型の半導体基板と、半導体基板の内部に位置する第2導電型の第1埋め込み拡散層と、半導体基板の内部に位置する第2導電型の第2埋め込み拡散層であって、第1の面に対する平面視における第1埋め込み拡散層の周囲に、第1埋め込み拡散層に接して位置し、且つ、第1埋め込み拡散層の第1の面側の位置から第1の面までの第1の距離よりも、第2埋め込み拡散層の第1の面側の位置から第1の面までの第2の距離が小さい、第2埋め込み拡散層と、第1の面と第2埋め込み拡散層との間に位置する第2導電型の第1不純物領域であって、第1の面に対する平面視における第1埋め込み拡散層の周囲に、第2埋め込み拡散層に接して位置する第1不純物領域と、を具備する。【選択図】図4

請求項（抜粋）：

第1の面を有する第1導電型の半導体基板と、 前記半導体基板の内部に位置する第2導電型の第1埋め込み拡散層と、 前記半導体基板の内部に位置する第2導電型の第2埋め込み拡散層であって、前記第1の面に対する平面視における前記第1埋め込み拡散層の周囲に、前記第1埋め込み拡散層に接して位置し、且つ、前記第1埋め込み拡散層の前記第1の面側の位置から前記第1の面までの第1の距離よりも、前記第2埋め込み拡散層の前記第1の面側の位置から前記第1の面までの第2の距離が小さい、前記第2埋め込み拡散層と、 前記第1の面と前記第2埋め込み拡散層との間に位置する第2導電型の第1不純物領域であって、前記第1の面に対する平面視における前記第1埋め込み拡散層の周囲に、前記第2埋め込み拡散層に接して位置する前記第1不純物領域と、 を具備する、半導体装置。

IPC (3件)：

H01L 21/76 ,  H01L 21/336 ,  H01L 29/78

FI (2件)：

H01L21/76 M ,  H01L29/78 301R

Fターム (22件)：

5F032AA11 ,  5F032AA13 ,  5F032AA35 ,  5F032AB01 ,  5F032CA17 ,  5F032DA43 ,  5F032DA74 ,  5F140AA39 ,  5F140AC21 ,  5F140BA01 ,  5F140BC06 ,  5F140BD19 ,  5F140BF01 ,  5F140BF44 ,  5F140BH30 ,  5F140BH43 ,  5F140BH47 ,  5F140CB01 ,  5F140CB04 ,  5F140CB08 ,  5F140CD02 ,  5F140CE00