特許
J-GLOBAL ID：201503097803722460
炭化珪素半導体装置および炭化珪素半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
酒井 昭徳
公報種別：公開公報
出願番号（国際出願番号）：特願2013-191167
公開番号（公開出願番号）：特開2015-056644
出願日： 2013年09月13日
公開日（公表日）： 2015年03月23日
要約：
【課題】MOSFETのオン抵抗増大を抑制し、IGBTのオン電圧を低減することができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供すること。【解決手段】縦型の炭化珪素MOSFETであって、炭化珪素からなるn++型半導体基板1のおもて面上にn型ドリフト領域2およびp型領域21が順に堆積されている。p型領域21の表面層に、p+型ベース領域3が選択的に設けられている。p型領域21の内部に、p型領域21を貫通してn型ドリフト領域2に達するn型領域6が設けられている。p+型ベース領域3およびn型領域6上に、p型ベース領域4が堆積されている。p型ベース領域4の内部に、n++型ソース領域7と、p型ベース領域4を貫通してn型領域6に達するn型領域5とが選択的に設けられている。n型領域5からn++型ソース領域7にわたってその表面上には、ゲート絶縁膜9を介してゲート電極10が設けられている。【選択図】図1
請求項（抜粋）：
第1導電型炭化珪素半導体からなる第1導電型ドリフト領域と、
前記第1導電型ドリフト領域の一方の表面上に、第2導電型炭化珪素半導体が堆積されてなる第1の第2導電型半導体領域と、
前記第1の第2導電型半導体領域の、前記第1導電型ドリフト領域側に対して反対側の表面層に、第2導電型不純物が選択的に導入されてなる、前記第1の第2導電型半導体領域よりも抵抗率の低い第2の第2導電型半導体領域と、
前記第1の第2導電型半導体領域を深さ方向に貫通して前記第1導電型ドリフト領域に達する第1の第1導電型半導体領域と、
前記第2の第2導電型半導体領域および前記第1の第1導電型半導体領域の、前記第1導電型ドリフト領域側に対して反対側の表面上に、前記第2の第2導電型半導体領域よりも抵抗率の高い第2導電型炭化珪素半導体が堆積されてなる第3の第2導電型半導体領域と、
前記第3の第2導電型半導体領域を深さ方向に貫通して前記第1の第1導電型半導体領域に達する第2の第1導電型半導体領域と、
前記第3の第2導電型半導体領域の内部に、前記第2の第1導電型半導体領域と離れて選択的に設けられた、前記第1導電型ドリフト領域よりも抵抗率の低い第1導電型ソース領域と、
前記第2の第1導電型半導体領域の表面上、および、前記第3の第2導電型半導体領域の、前記第2の第1導電型半導体領域と前記第1導電型ソース領域とに挟まれた部分の表面上にゲート絶縁膜を介して設けられたゲート電極と、
前記第1導電型ソース領域および前記第3の第2導電型半導体領域に接するソース電極と、
前記第1導電型ドリフト領域の他方の表面上に設けられた、前記第1導電型ドリフト領域よりも抵抗率の低い第1導電型炭化珪素半導体からなる第1導電型ドレイン領域と、
前記第1導電型ドレイン領域に接するドレイン電極と、
を備えることを特徴とする炭化珪素半導体装置。
IPC (4件)：
H01L 29/78
, H01L 29/12
, H01L 29/739
, H01L 21/20
H01L29/78 652D
, H01L29/78 652T
, H01L29/78 655A
, H01L21/20
5F152LL03
, 5F152MM04
, 5F152MM06
, 5F152NN05
, 5F152NN27
, 5F152NP02
, 5F152NQ02
