文献

J-GLOBAL ID：201602000072372015   整理番号：71A0231550

アナログ信号の純時間遅延

Pure time delay of an analogue signal.

著者 (2件)： BEASTALL H R ,  SCANLAN A
資料名： Electron Lett  (Electronics Letters)
巻： 7  号： 10  ページ： 237-238  発行年： 1971年 
JST資料番号： A0887A  ISSN： 0013-5194  CODEN： ELLEAK  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 多くの制御系では純時間遅れ(伝送遅れ)を含んでいる。この種の系のアナログ計算機シミュレーションは,Pade近似やe^ST了の連分数展開などの集中パラメータ近似に依存している。最近の集積回路技術の進歩でディジタル法が有利になってきたが,本文ではただ一つのシフトレジスタのみしか必要としない方法を記した。A-D変換には連続カウンタコンバータを用いた。これはコンパレータから構成されていて,その入力は遅延されるべきであり.D-A変換器の出力でもあり.全体は閉ループ系をなしている。遅延一帯域幅積は2.55で最大遅延は約4秒である;写図1参6

シソーラス用語： アナログ計算機 ,  制御系 ,  遅延特性
準シソーラス用語： 計算機シミュレーシヨン

タイトルに関連する用語 (2件)： アナログ ,  時間遅延