文献

J-GLOBAL ID：201602001112817364   整理番号：70A0264519

三値記憶回路

Three-state memory cell.

著者 (2件)： COLE T G ,  WRONA S
資料名： IBM Tech Disclosure Bull  (IBM Technical Disclosure Bulletin)
巻： 12  号： 9  ページ： 1475-1476  発行年： 1970年 
JST資料番号： E0292B  ISSN： 0018-8689  CODEN： IBMTA   資料種別： 逐次刊行物 (A)
記事区分： 解説  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 二進値に任意状態を加えた三値を記憶する半導体記憶回路の回路構成と,これを集積回路化したときの構造を紹介。書込み,読出しおよび連想読出しの三動作を行なうことができる。複エミッタトランジスタ,複コレクタトランジスタの使用や,トランジスタのエミッタとコレクタを逆に使用する動作状態を持つ点が特徴である;写図1表2

シソーラス用語： 記憶装置 ,  半導体
準シソーラス用語： 記憶装置(三値/半導体) ,  三値 ,  三値記維装置 ,  三値記維装置(半導体) ,  半導体記憶装置 ,  半導体記憶装置(三値)

タイトルに関連する用語 (2件)： 三値 ,  記憶回路