文献

J-GLOBAL ID：201602001516079537   整理番号：72A0271489

スイッチされるコレクタ・インピーダンス・メモリ

Switched collecitor impedance memory.

著者 (3件)： TANIGUCHI K ,  HOTTA A ,  IMAIZUMI I
資料名： IEEE J Solid-State Circui  (IEEE Journal of Solid-State Circuits)
巻： 6  号： 5  ページ： 289-296  発行年： 1971年 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 定常電流に対する読取り/書込み電流の比が,従来の普通のメモリ・セルが0.8:8であるのに対して,40:200と非常に高いバイポーラ・メモリ・セルを開発した。 定常の条件ではセルのコレクタ・インピーダンスが高く,アクセスされるとこのインピーダンスが非常に低い値にスイッチする。 高抵抗を集積化するのにピンチ形のエピタキシャル層またはピンチ形のペース層を用い,チップ面積を最小にしている。 定常電力消費は50-200μW/ピット,アクセス時間4ns以下,サイクル時間15ns以下である。 試作した288ビットLSIでアクセス4ns,書込み4nsを得た;写図13表1参4

シソーラス用語： LSI ,  スイッチング素子 ,  記憶素子
準シソーラス用語： パイポーラ集積回路

タイトルに関連する用語 (2件)： コレクタ ,  インピーダンス