文献
J-GLOBAL ID:201602003712471120 整理番号:64A0184190
アナログ回路設計での最悪時の解析
Worst case analysis in analog circuit design.
出版者サイト
複写サービスで全文入手
高度な検索・分析はJDreamⅢで
著者 (2件):
MHONE P A
MHONE P A について
「MHONE P A」ですべてを検索
,
SPOSATO F J
SPOSATO F J について
「SPOSATO F J」ですべてを検索
資料名:
Electron Ind (Electronic Industries)
Electron Ind について
JST資料番号 B0501A ですべてを検索
資料情報を見る
巻:
23
号:
3
ページ:
78-81
発行年:
1964年
JST資料番号:
B0501A
資料種別:
逐次刊行物 (A)
記事区分:
解説
発行国:
アメリカ合衆国 (USA)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
最悪時の解析は複雑なシステムの信頼性を計算する有効的な方法であるが今までデジタル技術のみに有利だった。そこでいかにして基奉的にデジタルの方法をアナ認グ回路に適用するかを述べた;写2図3
タイトルに関連する用語 (2件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです
アナログ回路設計
アナログ回路設計 について
「アナログ回路設計」ですべてを検索
この用語の用語情報を見る
,
解析
解析 について
「解析」ですべてを検索
この用語の用語情報を見る
前のページに戻る
TOP
BOTTOM