文献

J-GLOBAL ID：201602004158883328   整理番号：65A0175364

組合せおよび順序スイッチング回路のhazardの検出

Hazard detection in combinational and sequential switching circuits.

著者 (1件)： EICHELBERGER E B
資料名： IBM J Res Dev  (IBM Journal of Research and Development)
巻： 9  号： 2  ページ： 90-99  発行年： 1965年 
JST資料番号： D0061B  ISSN： 0018-8646  CODEN： IBMJAE  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA) 

抄録/ポイント： 組合せや順序回路の入力信号が変化する時,出力信号は真理値表やフローテーブルで予測できるが,出力信号が予測以外の状態に動作可能な時,回路はその入力信号に対しhazardを含むといわれる.論文の目的はスイッチング回路網がhazardを含むか否かを定める新しい手法を紹介するにあり,応用としてhazardや競合状態,自己振動に基く機能不良を考慮した順序回路網の応答が評価できる.三値代数の使用により論理hazardを検出除去する手法を従来のものより発展させる.本手法は計算機へのプログラム化か容易で2000以上のゲートを含む論理回路の解析が可能である;図7表5参8

タイトルに関連する用語 (3件)： 組合せ ,  順序 ,  スイッチング回路