文献

J-GLOBAL ID：201602004564193340   整理番号：72A0257033

低価格の混成超小形回路のパッケージング

Low-cost hybrid microelectronic packaging.

著者 (1件)： STROUP R E
資料名： Int Hybrid Microelectron  (International Hybrid Microelectronics Symposium)
巻： 1970  ページ： 4.5.1-4.5.6  発行年： 1970年 
JST資料番号： A0946B  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 回路設計図から混成回路のパッケージの所要寸法を決定することは時間のかかる仕事であるが,厚膜および薄膜回路についてパッケージの寸法を簡単に算出する方法を述べた。 この方法を使うと寸法決定に要する時間は40%短縮できる。 また格子パターンを使ってパッケージを切張り細工で容易に設計できる;写図7表3

シソーラス用語： 回路設計 ,  厚膜回路 ,  薄膜回路
準シソーラス用語： パッケージ ,  昆成集積回路 ,  実装 ,  超小型回路

タイトルに関連する用語 (3件)： 低価格 ,  超小形回路 ,  パッケージング