文献

J-GLOBAL ID：201602005740349774   整理番号：71A0243472

出力電圧のオフセットが小さいラッチ回路

Precision latch.

著者 (1件)： THOMAS F J
資料名： IBM Tech Disclosure Bull  (IBM Technical Disclosure Bulletin)
巻： 13  号： 2  ページ： 440  発行年： 1970年 
JST資料番号： E0292B  ISSN： 0018-8689  CODEN： IBMTA   資料種別： 逐次刊行物 (A)
記事区分： 解説  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： PNP形とNPN形の二個のトランジスタを組み舎わせたラッチ回路。 両トランジスタが同時に導通またはしゃ断状態になるもので,導通状態における出力のオフセット電圧が極めて低い点が特長である;写図1

シソーラス用語： トランジスタ
準シソーラス用語： ラッチ回路 ,  ラッチ回路(トランジスタ)

タイトルに関連する用語 (3件)： 出力電圧 ,  オフセット ,  ラッチ回路