文献

J-GLOBAL ID：201602006289503094   整理番号：71A0261379

高速記憶系における誤り訂正符号1集積記憶におけるセル欠陥の訂正

Codes for error correction in high-speed memorysystems-1 : Correction of cell defects in integra-ted memories.

著者 (1件)： SRINIVASAN C V
資料名： IEEE Trans Comput  (IRE Transactions on Electronics Computers)
巻： 20  号： 8  ページ： 882-888  発行年： 1971年 
JST資料番号： C0233A  ISSN： 0018-9340  CODEN： ICTOB4  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 集積記憶におけるセル欠陥によるビット誤りを訂正する方法について述べた。まず,従来の訂正操作は多くの時間を必要としているが,これを10-5%におさえるために,40-100ビット語に対して誤り訂正回路が3-4段ですむように.多重冗長多数決符号と2重冗長パリティ符号を考察する。また.これらの集積記憶は薄膜,トランジスタなどで構成されるが,この符号の適用で,10-20%のセル欠陥も訂正可能である;写図5表2参7

シソーラス用語： 集積回路メモリ
準シソーラス用語： 記憧回路 ,  誤り訂正符号 ,  多数決復号法

タイトルに関連する用語 (6件)： 記憶系 ,  誤り訂正符号 ,  集積 ,  セル ,  欠陥 ,  訂正