文献

J-GLOBAL ID：201602006313257598   整理番号：70A0248986

位相ロック技術を用いた周波数選択集積回路

Frequency-selective integrated circuits using phase-lock techniques.

著者 (2件)： GREBENE A B ,  CAMENZIND H R
資料名： IEEE J Solid-State Circui  (IEEE Journal of Solid-State Circuits)
巻： 4  号： 4  ページ： 216-225  発行年： 1969年 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 位相ロック・ループ技術を用いたインダクタンスを用いない集積化同調回路を開発した。この方法では素子の値の許容度が大で相当するRC合成法によるよりも良好な選択度および周波数特性を与える。応用試作例としてFM受信機またはテレビのIF段におきかえ可能なFM増幅,検波器,マルチチャネル・テレメータ用のFMマルチ受信機を示した。後者は6極の帯域フィルタに対応する選択度を有し次部抵抗または容量によって1サイクル以下から300KHzにわたり同調が可能であった;写図16表2参17

準シソーラス用語： FMマルチ受信機 ,  集積化 ,  同調回路 ,  同調回路(集積化)

タイトルに関連する用語 (2件)： 位相ロック ,  集積回路