文献

J-GLOBAL ID：201602007461579665   整理番号：71A0255010

4相高速シフトレジスタ

Four-phase high-speed register.

著者 (2件)： PARRISH J T ,  TERMAN L M
資料名： IBM Tech Disclosure Bull  (IBM Technical Disclosure Bulletin)
巻： 13  号： 1  ページ： 23-24  発行年： 1970年 
JST資料番号： E0292B  ISSN： 0018-8689  CODEN： IBMTA   資料種別： 逐次刊行物 (A)
記事区分： 解説  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 従来の3相シフトレジスタはパルスとパルスの中間に存在する休止期間にゲート容量の放電を行なっていたため,パルス間の休止期間は必ず必要とされたが.これは高速化するときに問題点となった。これを解決するためにさらに1相分のパルスと対応するインバータ回路を追加することにより各パルスの間の休止期間を全く無くすることができて高速化が可能となる;写図1

シソーラス用語： シフトレジスタ
準シソーラス用語： シフトレジスタ(四相/高速化) ,  高速化 ,  四相

タイトルに関連する用語 (1件)： シフトレジスタ