文献

J-GLOBAL ID：201602010539066873   整理番号：71A0253614

ワイヤOR回路による二進数比較の簡易化

Wired OR circuit simplifies binary number comparison.

著者 (1件)： FRENZEL L E Jr
資料名： Electronics  (Electronics)
巻： 43  号： 24  ページ： 66  発行年： 1970年 
JST資料番号： B0455B  ISSN： 0013-5070  CODEN： ELECA   資料種別： 逐次刊行物 (A)
記事区分： 解説  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 専用NOR回路およびNANDゲートを使用して.簡単かつ安価;ニワイヤOR回路の二個の多ピットニ進数を比較する回路を紹介した。この簡易回路により.実装数は50%に低下し.ゲート数が少くなり速度が増す。ワイヤOR回路は基本的に4ビットの比較器であるが本質的により安価である。Booleanの公式により回路の動作を解析した;写図1

準シソーラス用語： ワイヤOR回路 ,  比較回路

タイトルに関連する用語 (3件)： ワイヤ ,  OR回路 ,  簡易化