文献
J-GLOBAL ID:201602011552860267   整理番号:71A0240994

高電圧シリコン集績回路

High voltage silicon integrated circuits.
著者 (3件):
資料名:
ページ: 60-64  発行年: 1970年 
JST資料番号: K19700011  資料種別: 会議録 (C)
記事区分: 解説  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
本文は高電圧IC実境のための2種類の新しい技術について述べた。その一つはフィールドプレートの結合によるもので,シリコンの表面効果を取り除くことができ,バイポーラトランジスタでLVCEOを800Vにすることができた。他の一つは静電隔離法で,比較的容易にエピタクシとジャンクション隔離とを加えた方法よりもよい結果が得られた。その他チップの寸法やパッケージなどによっても影響されるが.MOSICは有望と思われる;写図13参4
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

タイトルに関連する用語 (2件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る