文献
J-GLOBAL ID:201602012286157292   整理番号:71A0252244

論理回路のglitch現象

Beware the glitch.
著者 (1件):
資料名:
巻: 16  号:ページ: 43-44  発行年: 1971年 
JST資料番号: Z0000A  資料種別: 不明
記事区分: 解説  発行国: その他 (ZZZ)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
2個のインバータを用いて補数関係にある信号(AとA)を作るような場合glitchと呼ばれる現象が生ずることがある。たとえば,1 out-of 16テコーダでは,ある入力条件によりある出力をONとし出力電圧を低電位とすると.他の出力端子はOFFでその出力電圧は高電位に保持される。2個以上の入力端子を変化してあるアドレスから他のアドレスにスイッチングする時にある一つの出力にglitchが生ずる。この原因は第2段目のインバータのターンオン遅延時間によるもので.本文中に示すようにインバータの終段部分を変更して遅延時間を小とすることにより解決できる;写図2
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

タイトルに関連する用語 (2件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る