文献

J-GLOBAL ID：201602013342630890   整理番号：71A0257031

電子回路の障害波及シミュレーションについて

著者 (2件)： 本郷いく夫 ,  千葉由一
資料名： 電子通信学会交換研究会資料
号： 70-38  ページ： 17p  発行年： 1971年 
JST資料番号： S0518A  資料種別： 抄録・索引 (I)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： ディジタル論理回路のシミュレーションシステムとしては,今まで多数発表されているが.電子回路パッケージの塔載された装置の障害波及をシミュレーションするシステムについて見当らない。交流結合回路遅延ゲート回路などのアナログ回路とディジタル論理回路が混載されている装置において.異常時たとえば電源断パッケージ引抜き.布線外れ.パッケージ端子でのスタック障害をシミュレーション対象とするシステムを検討した。アナログ回路のシミュレーション法,シミュレーション時間の短縮方法など基本検討.システムの構成.シミュレーション結果について述べてある:写図7表1参3

シソーラス用語： シミュレーション ,  電子回路
準シソーラス用語： 電話交換

タイトルに関連する用語 (3件)： 電子回路 ,  障害 ,  シミュレーション