文献

J-GLOBAL ID：201602015503780270   整理番号：72A0271603

高速計算機のシステム実装

The system packaging of a very high-speed computer.

著者 (5件)： NAKAZAWA K ,  CHIBA T ,  MASAKI A ,  IWAKAMI H ,  TOMIOKA M
資料名： Proc Tech Program Natl El  (Proceedings of the Technical Program. National Electronic Packaging and Production Conference)
巻： 1971  ページ： 399-406  発行年： 1971年 
JST資料番号： H0116B  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 1命令当り200nsのシステム性能を実境するためには,システムレベルで50ns中に15決定できるような速い回路速度が要求される。この要求に合致するように,高速ECLマルチチップMSIモジュールと大きな多層プリント板を開発した。またシステム実装の設計,信号の配線,電力分布,冷却技術を検討した。このシステム実装技術をパイロット試験モデルで実験し,高速計算機に適用した。システムレベルでゲート当り3nsの伝ぱん遅延時間を得た。MSIモジュールには10個のチップが組込まれている;写図15表3参4

シソーラス用語： ディジタル計算機 ,  モジュール ,  計算機システム ,  集積回路
準シソーラス用語： プリント配線板 ,  実装

タイトルに関連する用語 (2件)： 計算機 ,  実装