文献

J-GLOBAL ID：201602016462470518   整理番号：71A0261267

Walsh関数の計算装置

An implementation technique for Walsh functions.

著者 (1件)： REDINBO G R
資料名： IEEE Trans Comput  (IRE Transactions on Electronics Computers)
巻： 20  号： 6  ページ： 706-707  発行年： 1971年 
JST資料番号： C0233A  ISSN： 0018-9340  CODEN： ICTOB4  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ウォルシュ関数の任意の有限集合をハード的に発生する回路技術を整理して具体的に提示した。データは直列的に出てくるものと,並列的に同時に現われる回路の両者を設計した。並列に出力を出す場合は,最初の2’個の関数値を同時に出すために,[(2²ⁿ-1)/3]個の記憶素子と(2ⁿ⁺²-5)個の論理素子が必要なことを証明した。直列と並列の場合の回路の構成の概略を論理図で示してある;写図2参2

シソーラス用語： Walsh関数 ,  システム設計 ,  関数発生 ,  論理設計
準シソーラス用語： 関数発生器

タイトルに関連する用語 (2件)： Walsh関数 ,  計算装置